| 发明名称 | p沟道MOS晶体管和半导体集成电路装置 | ||
| 摘要 | 本发明提供一种p沟道MOS晶体管和半导体集成电路装置，p沟道MOS晶体管包括：栅电极，其隔着栅极绝缘膜形成在硅基板上；以及p型源极区域和p型漏极区域，它们在所述硅基板中形成在所述栅电极正下方的沟道区域的两侧，所述栅电极在对置的一对侧壁面上分别载持有第一和第二侧壁绝缘膜，在所述硅基板上，分别在所述第一和第二侧壁绝缘膜的外侧，具有比所述栅电极的高度要高的第一和第二p型外延区域，所述第一和第二p型外延区域由应力膜连续地覆盖，所述应力膜隔着所述第一和第二侧壁绝缘膜来覆盖所述栅电极，并且所述应力膜中蓄积了拉伸应力。 | ||
| 申请公布号 | CN101366104A | 申请公布日期 | 2009.02.11 |
| 申请号 | CN200680052535.7 | 申请日期 | 2006.02.08 |
| 申请人 | 富士通株式会社 | 发明人 | 岛昌司 |
| 分类号 | H01L21/336(2006.01);H01L27/092(2006.01);H01L21/8238(2006.01);H01L29/78(2006.01) | 主分类号 | H01L21/336(2006.01) |
| 代理机构 | 北京三友知识产权代理有限公司 | 代理人 | 陈坚 |
| 主权项 | 1.一种p沟道MOS晶体管，其包括：硅基板；栅电极，其隔着栅极绝缘膜形成在所述硅基板上；以及p型源极区域和p型漏极区域，它们在所述硅基板中形成在所述栅电极正下方的沟道区域的两侧，其特征在于，所述栅电极在对置的一对侧壁面上分别载持有第一和第二侧壁绝缘膜，在所述硅基板上，分别在所述第一和第二侧壁绝缘膜的外侧，具有比所述栅电极的高度要高的第一和第二p型外延区域，所述第一和第二p型外延区域由应力膜连续地覆盖，所述应力膜隔着所述第一和第二侧壁绝缘膜来覆盖所述栅电极，并且所述应力膜中蓄积了拉伸应力。 | ||
| 地址 | 日本神奈川县 | ||