用于同步数字系列/同步光纤网系统的带内前向纠错解码器

摘要

本发明涉及一种用于SDH/SONET系统的带内FEC解码器，包括：数据交织及控制器；数据时分复用器，用于对从数据交织及控制器输出的数据进行时分复用；BCH解码器，用于查找经时分复用处理的数据中错误比特的位置，并用于输出错误位置指示信号；和纠错电路，用于根据错误位置指示信号进行纠错处理。所述BCH解码器进一步包括差错位置多项式σ(x)生成器，所述σ(x)生成器又包括多项式乘加器和加法器，其中在所述乘加器中完成GF域中两个元素相乘之后与第三个元素相加的运算，并且在所述加法器中实现GF域中模2加法。利用本发明的FEC解码器，能够简化实现带内FEC算法，同时又能获得希望的纠错解码效果。

主权项

1.一种用于同步数字系列/同步光纤网系统的带内前向纠错解码器，包括：数据交织及控制器，用于接收输入数据并对输入数据以行形式进行比特交织；数据时分复用器，用于对从所述数据交织及控制器输出的数据进行时分复用；BCH解码器，用于查找经时分复用处理的数据中错误比特的位置，并用于输出错误位置指示信号；和纠错电路，用于根据所述错误位置指示信号进行纠错处理，所述BCH解码器进一步包括：伴随多项式S(x)生成器，用于计算前向纠错块的伴随多项式；8个前向纠错块σ(x)生成器，用于计算前向纠错块的差错位置多项式σ(x)；SIGMA选择器，用于选择输出正在处理的码字所对应前向纠错块的差错位置多项式；多个ALPHA生成器，用于生成前向纠错块中码字在GF域中对应的元素；ALPHA选择器，用于选择输出正在处理的码字在GF域中对应的元素的值；查错器，用于把所述SIGMA选择器输出的差错位置多项式和所述ALPHA选择器输出的正在处理的码字在GF域中对应的元素的值代入钱氏搜索方程中，以查找前向纠错块中的错误比特位置，在所述伴随多项式S(x)生成器中利用下式生成伴随多项式：s1＝R(α)modG1(α)s3＝R(α3)modG3(α3)s5＝R(α5)modG5(α5)其中：s1，s3，s5为BCH-3译码中伴随多项式的元素；R(α)，R(α3)，R(α5)是接收码多项式R(x)中变量x分别为α，α3，α5时的多项式；G1(α)是最小多项式G1(x)的变量x为α的多项式；G3(α3)是最小多项式G3(x)的变量x为α3的多项式；G5(α5)是最小多项式G5(x)的变量x为α5的多项式；α为BCH码的本原元，在所述前向纠错块σ(x)生成器中利用下式生成差错位置多项式：${\sigma }_0=s_1^3+s_3$${\sigma }_1=s_1^4+{s_{1}s}_3$${\sigma }_2=s_1^2{s}_3+s_5$${\sigma }_3=s_1^6+s_3^2+s_1^3{s}_3+s_1{s}_5$其中：σ0，σ1，σ2，σ3是差错位置多项式的元素；s1，s3，s5为BCH-3译码中伴随多项式的元素，在所述查错器中利用的钱氏搜索方程为：xj(xj(σ3xj+σ2)+σ1)+σ0＝0其中，σ0，σ1，σ2，σ3是差错位置多项式的元素。