基于FPGA设计的GPON ONU系统的硬件平台系统

摘要

一种基于FPGA设计的GPON ONU系统的硬件平台系统，包括物理媒介相关层、GTC层、管理控制平面接口、用户平面接口和电源管理模块，其中，所述物理媒介相关层包括符合ITU－T G.984.2B+类标准的GPON ONU收发器和SERDES芯片，所述GTC层包括FPGA、SDRAM、AS配置芯片、第一连接器和第二连接器，所述管理控制平面接口包括第三连接器，所述用户平面接口电路包括以太网控制器芯片和带网络隔离器的RJ45，所述电源管理电路包括12V转3.3V第一电源芯片、3.3V转2.5V第二电源芯片和3.3V转1.2V第三电源芯片。本发明能够有效降低GPON用户端设备的成本、适用性强。

主权项

1、一种基于FPGA设计的GPON ONU系统的硬件平台系统，其特征在于：所述硬件平台系统包括物理媒介相关层、GTC层、管理控制平面接口、用户平面接口和电源管理模块，其中，所述物理媒介相关层包括符合ITU-T G.984.2 B+类标准的GPON ONU收发器和SERDES芯片，所述ONU收发器设有PON接口、连续下行串行数据差分接口和突发上行发送差分接口，所述PON接口连接光分配网端光纤，所述连续下行串行数据差分接口连接所述SERDES片的下行串行数据差分接口，所述突发上行发送差分接口连接所述SERDES芯片上行发送差分接口，所述SERDES芯片还设有提供接收和发送并行数据接口，所述提供接收和发送并行数据接口连接所述GTC层；所述GTC层包括FPGA、SDRAM、AS配置芯片、第一连接器和第二连接器，所述FPGA设有物理媒介相关层接口、SDRAM接口、实现OAM功能的管理控制平面接口、用户平面接口、JTAG接口和AS配置接口，所述SDRAM连接所述FPGA的SDRAM接口，所述第一连接器连接所述FPGA的JTAG接口，并通过USB Blaster连接PC；所述第二连接器连接所述AS配置芯片，并通过USB Blaster连接PC；所述AS配置芯片连接所述FPGA的串行配置接口；所述管理控制平面接口包括第三连接器，所述第三连接器设有地址总线、数据总线和控制信号线，所述第三连接器连接FPGA和16/32位微处理器；所述用户平面接口电路包括以太网控制器芯片和带网络隔离器的RJ45，所述以太网控制器连接所述FPGA的用户平面接口，所述RJ45设有单个10/100M以太网业务接口；所述电源管理电路包括12V转3.3V第一电源芯片、3.3V转2.5V第二电源芯片和3.3V转1.2V第三电源芯片；所述ONU收发器接收下行2.5Gbps信号，突发发送1.25Gbps上行信号，并完成光/电和电/光转换，SERDES芯片管理ONU端所有高频信号，下行方向，实现下行2.5Gbps串行数据的串并转换和时钟数据恢复，将下行信号转换成4路622.08Mbps的LVDS信号和1路622.08Mbps的LVDS时钟信号，上行方向，实现将上行4路311.04Mbps的LVDS信号和1路311.04Mbps的LVDS时钟信号合成1.25Gbps上行串行信号。