SiC－MISFET及其制造方法

摘要

本发明提供一种SiC-MISFET及其制造方法。累积型SiC-MISFET，具备：SiC基板(1)、n型漂移层(2c)、p型阱区域(3)、n型源区域(4)、包含n型杂质成为累积型沟道层的SiC沟道层(5)、p型高浓度传导层(9)、栅绝缘膜(6)、栅电极(13)等。另外，设置向n型漂移层(2c)的上面部部分地注入p型杂质离子而形成的，并包含比阱区域(3)具有更高浓度的同导电型杂质的部分高浓度注入层(7A)。由此，提供常截止的累积型SiC-MISFET，可以流过高电流密度的漏极电流。

主权项

1.一种SiC-MISFET，其特征在于：具备：具有包含第一导电型杂质的本体部的SiC体；在所述SiC体内，在所述本体部内的部分上导入第二导电型杂质而形成的阱区域；在所述SiC体内，跨越所述阱区域以及SiC体的本体部而设置的包含第一导电型杂质的沟道层；形成于所述沟道层的上面的栅绝缘膜；形成于栅绝缘膜的上面的栅电极；在所述SiC体内，在邻接所述沟道层的区域内按照与所述阱区域相接那样设置的包含第一导电型杂质的源区域；在所述SiC体内，在夹住所述本体部并与所述源区域对向的区域设置的漏区域；在位于所述SiC体的所述沟道下方的部分上，注入比所述阱区域更高浓度的第二导电型杂质而设置的部分高浓度注入层。