| 发明名称 | 冗余时钟开关电路 | ||
| 摘要 | 本发明涉及一种冗余时钟开关电路(100)，包括两个延迟电路(102、104)和控制逻辑(106)。第一延迟电路(102)配置为对第一时钟信号(108)进行延迟，以产生第一延迟时钟信号(112)；第二延迟电路(104)配置为对第二时钟信号(110)进行延迟，以产生第二延迟时钟信号(114)。控制逻辑(106)配置为控制各延迟电路(102、104)以维持第一和第二延迟时钟信号(112、114)之间的相位对准。控制逻辑(106)还配置为选择第一和第二延迟时钟信号(112、114)的其中之一作为输出时钟信号(116)。 | ||
| 申请公布号 | CN101359302A | 申请公布日期 | 2009.02.04 |
| 申请号 | CN200810130167.4 | 申请日期 | 2008.07.30 |
| 申请人 | 惠普开发有限公司 | 发明人 | S·麦科伊 |
| 分类号 | G06F11/16(2006.01) | 主分类号 | G06F11/16(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 张雪梅;陈景峻 |
| 主权项 | 1.一种冗余时钟开关电路(100、300)，包括：第一延迟电路(102、302)，配置为对第一时钟信号(108、308)进行延迟，以产生第一延迟时钟信号(112、312)；第二延迟电路(104、304)，配置为对第二时钟信号(110、310)进行延迟，以产生第二延迟时钟信号(114、314)；以及控制逻辑(106)，配置为控制第一和第二延迟电路(102、104、302、304)以维持第一和第二延迟时钟信号(112、114、312、314)之间的相位对准，并且选择第一和第二延迟时钟信号(112、114、312、314)的其中之一作为输出时钟信号(116、316)。 | ||
| 地址 | 美国德克萨斯州 | ||