发明名称 |
应变沟道半导体结构的制造方法 |
摘要 |
本发明是关于一种应变沟道半导体结构的制造方法,包括:提供具有一有源区的一基底,该基底为具有第一自然晶格常数的第一半导体材料所构成而该有源区为形成于该基底内的至少一隔离区所定义而成;形成至少一第一堆栈栅极于该有源区内;部分蚀刻该基底,于邻近各第一堆栈栅极的基底内形成多个凹陷区,该些凹陷区分别露出该基底的第一半导体材料;于各凹陷区内仅填入第二半导体材料以形成一晶格不相称区;移除各第一堆栈栅极的掩模层,于该有源区内的基底上形成至少一第二堆栈栅极以及邻近的一对晶格不相称区,而于该有源区各端的所述晶格不相称区之一的外部侧与该隔离区之间为该基底的第一半导体材料所隔开。 |
申请公布号 |
CN101359598A |
申请公布日期 |
2009.02.04 |
申请号 |
CN200810128067.8 |
申请日期 |
2004.07.23 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
林俊杰;杨育佳 |
分类号 |
H01L21/336(2006.01);H01L21/8234(2006.01) |
主分类号 |
H01L21/336(2006.01) |
代理机构 |
北京三友知识产权代理有限公司 |
代理人 |
田野 |
主权项 |
1.一种应变沟道半导体结构的制造方法,包括下列步骤:提供具有一有源区的一基底,其中该基底为具有第一自然晶格常数的第一半导体材料所构成而该有源区为形成于该基底内的至少一隔离区所定义而成;形成至少一第一堆栈栅极于该有源区内,其中各第一堆栈栅极包括依序堆栈于该基底的一部分上的一栅极介电层、一栅极电极及一掩模层;部分蚀刻该基底,于邻近各第一堆栈栅极的基底内形成多个凹陷区,该些凹陷区分别露出该基底的第一半导体材料;于各凹陷区内仅填入具有异于该第一自然晶格常数的第二自然晶格常数的第二半导体材料以形成一晶格不相称区,其中每一晶格不相称区内的该第二半导体材料具有接触该基底的第一半导体材料的底面以及露出的顶面;以及移除各第一堆栈栅极的掩模层,于该有源区内的基底上形成至少一第二堆栈栅极以及邻近的一对晶格不相称区,其中各晶格不相称区具有相对于该邻近第二堆栈栅极的一内部侧及一外部侧,而于该有源区各端的所述晶格不相称区之一的外部侧与该隔离区之间为该基底的第一半导体材料所隔开。 |
地址 |
台湾省新竹科学工业园区 |