| 发明名称 | 统计静态时序分析中减少晶粒间态样的时序库的方法 | ||
| 摘要 | 本发明涉及一种在集成电路(IC)执行统计静态时序分析的方法，其包括：于集成电路的一预定操作期间，识别集成电路中的多个开启装置；只选择多个开启装置的库；以及只使用所选择的库，计算集成电路的时间延迟。其中，用以计算时间延迟的库的数量是减少的。 | ||
| 申请公布号 | CN101359345A | 申请公布日期 | 2009.02.04 |
| 申请号 | CN200810126871.2 | 申请日期 | 2008.07.10 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 刘潮权;黄行健;张思嘉 |
| 分类号 | G06F17/50(2006.01) | 主分类号 | G06F17/50(2006.01) |
| 代理机构 | 北京康信知识产权代理有限责任公司 | 代理人 | 章社杲;吴贵明 |
| 主权项 | 1.一种在集成电路执行静态分析的方法，所述方法包括以下步骤：于所述集成电路的一预定操作期间，识别所述集成电路中的多个开启装置；只选择所述多个开启装置的库；以及只使用所选择的库，计算所述集成电路的至少一个参数。 | ||
| 地址 | 中国台湾新竹市 | ||