发明名称 包括复数个处理器之系统以及操作该系统之方法
摘要 一种系统包括主控处理器及至少一个从属处理器。该主控处理器之状态包括第一复数个变数,且该从属处理器之状态包括第二复数个变数。该系统包括由该主控处理器及该从属处理器处理资料的平行作业模式、以及由该主控处理器处理资料的序列作业模式。在该平行作业模式中发生中断或异常时,该系统执行下列步骤:将该第一复数个变数及该第二复数个变数的至少一部分储存到缓冲记忆体;以及将该系统切换到该序列作业模式。若该从属处理器中发生中断或异常,则将该第一复数个变数中之至少一个变数设定为该第二复数个变数中之至少一个变数的值。
申请公布号 TW200905566 申请公布日期 2009.02.01
申请号 TW097119627 申请日期 2008.05.28
申请人 高级微装置公司 发明人 凯伦妮奇 魏
分类号 G06F9/46(2006.01);G06F9/38(2006.01) 主分类号 G06F9/46(2006.01)
代理机构 代理人 洪武雄;陈昭诚
主权项
地址 美国