发明名称 |
半导体器件及其制造方法 |
摘要 |
在沟栅极型MISFET中,通过用于形成第一高浓度P型源区(6)的第一注入,注入杂质,达到深处,通过用于形成第二高浓度P型源区(8)的第二注入,提高半导体区(14)的上表面附近的杂质浓度。据此,能可靠地使栅极(5)和第一高浓度P型源区(6)重叠,能避免栅源之间的偏移量。此外,在与源极电极模(12)电连接的硅化物模(10)、第二高浓度P型源区(8)之间能形成良好的欧姆接合,所以能使源极接触低电阻化。通过两个相乘的效果,能形成低电阻的半导体器件。在沟栅极型MISFET中,通过在源极和源区之间形成良好的欧姆接合,使源极接触低电阻化。 |
申请公布号 |
CN100454575C |
申请公布日期 |
2009.01.21 |
申请号 |
CN200510004750.7 |
申请日期 |
2005.01.26 |
申请人 |
松下电器产业株式会社 |
发明人 |
宫田里江;沟口修二 |
分类号 |
H01L29/78(2006.01);H01L21/336(2006.01) |
主分类号 |
H01L29/78(2006.01) |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
汪惠民 |
主权项 |
1.一种半导体器件,其特征在于:包括:半导体区;设置在半导体区的下部的第一导电类型的漏区;设置在所述半导体区中的所述漏区上的第二导电类型的体区;设置在所述半导体区中的所述体区上的第一导电类型的第一源区;设置在所述半导体区中的所述第一源区上,到达所述半导体区的上表面的第一导电类型的第二源区;设置在所述半导体中,到达所述漏区的沟;设置在所述沟内的至少侧面上的栅绝缘膜;设置在所述沟内的栅绝缘膜上的栅极;以及在所述沟内覆盖所述栅极的绝缘膜,所述第一源区与所述第二源区的浓度峰值位置处于不同的深度。 |
地址 |
日本大阪府 |