| 摘要 |
Die Erfindung betrifft ein Verfahren zum Beeinflussen eines Auswählens für eine "Art und Form einer Schaltungsrealisierung" in zumindest einer Lage (L1, L2) bei einer gegebenen Integrationsaufgabe für einen integrierten Schaltkreis oder davon viele in einem Wafer-Verbund zusammengefasst, eine Baugruppe auf einem flächigen Trägersubstrat oder einer Kompaktbaugruppe, wie System-in-Package (SiP), Multichip-Modul oder CoB (Chip on Board). Dabei ist eine Vielzahl von elektrischen oder elektronischen Bauelementen räumlich angeordnet und elektrisch leitend miteinander zu verbinden. Dazu wird in einer Datenbank (10) eine Vielzahl von fertigen Lösungen (5; 5a, 5b) gespeichert gehalten, und jede der fertigen Lösungen beinhaltet eine Gruppe von Eigenschaften, wobei jede Gruppe zumindest folgende Eigenschaften für die gegebene Integrationsaufgabe beinhaltet: eine Technologie zur Integration, eine Gehäuse- oder Baugröße, eine Anzahl von Lagen (physikalische Ebenen) für Leiterbahnen oder Leitungen in einer Vertikalrichtung und eine Leitungs- oder Leiterbahnlänge. Die in der Datenbank (10) gespeicherten fertigen Lösungen (5) der gegebenen Integrationsaufgabe definieren einen Zielraum (40), aus dem über Bedienelemente (21, 22) eine Lösung (5b) auswählbar ist, welche Art und Form der Schaltungsrealisierung als ein Ergebnis der gegebenen Integrationsaufgabe festlegt, und die Vielzahl von elektrischen und elektronischen Bauelementen in einer von vielen Integrationstechnologien ...
|
