发明名称 |
SOI晶片及其制造方法 |
摘要 |
一种SOI晶片及其制造方法,至少在支承基板上,通过绝缘膜形成硅有源层或直接形成硅有源层的SOI晶片,其特征为:至少上述硅有源层,是利用柴氏长晶法所生成的N区域及/或无缺陷I区域的P(磷)掺杂硅单晶,且以2×10<SUP>12</SUP>atoms/cc以上的浓度含有Al(铝)。借此构成,可简单且廉价地提供一种SOI晶片,该SOI晶片即使形成极薄的硅有源层时,也不会因氢氟酸洗净等产生微小凹坑,而具有优异的电性特性,或即使形成极薄的层间绝缘膜时,也可维持高绝缘性,且装置制作步骤的电性可靠性高。 |
申请公布号 |
CN100452408C |
申请公布日期 |
2009.01.14 |
申请号 |
CN200480005886.3 |
申请日期 |
2004.03.12 |
申请人 |
信越半导体股份有限公司 |
发明人 |
樱田昌弘 |
分类号 |
H01L27/12(2006.01);H01L21/02(2006.01);H01L21/76(2006.01) |
主分类号 |
H01L27/12(2006.01) |
代理机构 |
隆天国际知识产权代理有限公司 |
代理人 |
郑小军;郑特强 |
主权项 |
1.一种SOI晶片,在支承基板上,通过绝缘膜形成硅有源层或直接形成硅有源层,其特征为:上述硅有源层,是利用柴氏长晶法所生成的N区域及/或无缺陷I区域的磷掺杂硅单晶,而且上述硅有源层整体上均一地包含利用柴氏长晶法掺杂的浓度为2×1012atoms/cc以上浓度的铝,其中,该N区域是指,存在于V区域和I区域之间,而且未发生原子不足及多余原子,或者原子不足及多余原子的发生程度小的区域,该V区域是指因硅原子不足而发生的凹部、孔多的区域,该I区域是指因存在多余的硅原子而发生的位错或多余的硅原子块多的区域,该无缺陷I区域是指上述I区域中的缺陷受到抑制的区域。 |
地址 |
日本东京都 |