半导体器件中的隔离薄膜及其形成方法

摘要

本发明涉及一种在半导体器件中的隔离薄膜及其形成方法。隔离薄膜形成于一周边区域的一掺杂区域中，其中该掺杂区域与一单元区域的一深阱区被隔离开来，以及该隔离薄膜比在该单元区域的一隔离薄膜要厚些，以便不会产生一寄生晶体管(Parasitic transistor)及可防止一漏电流。

主权项

1.一种在半导体器件中形成隔离薄膜的方法，该方法至少包括下列步骤：提供一半导体衬底，在该半导体衬底中界定有一单元区域、一周边区域及该单元区域与该周边区域间的一边界区域；实施一第一离子注入工艺，以形成一在该单元区域的一预定区域中的深阱区及一在该边界区域的一预定区域中的第一掺杂区域；实施一第二离子注入工艺，以在该单元区域的深阱区中形成一浅于该深阱区的浅阱区以及在该第一掺杂区域中形成第二掺杂区域，藉此在该边界区域中界定一具有该第一掺杂区域及该第二掺杂区域的掺杂区域；在该单元区域及该周边区域的预定区域上和该边界区域上实施一图案化工艺，以形成一具有一第一深度的第一沟槽；实施一图案化工艺，以暴露其中形成有该第一沟槽的周边区域和该边界区域的一预定区域，及在该周边区域和该边界区域中形成一具有一比该第一深度深的第二深度的第二沟槽；以及只在所得结构的沟槽中形成一用于沟槽掩埋的绝缘薄膜，藉此形成一在该单元区域中的具有一第一深度的隔离薄膜、一在该周边区域中的具有一第二深度的隔离薄膜及一在该边界区域中的具有一双深度的隔离薄膜，该双深度的隔离薄膜同时具有该第一深度的隔离薄膜及该第二深度的隔离薄膜。