发明名称 |
非易失性存储器、源极/漏极线插塞及其制造方法 |
摘要 |
本发明提供一种源极/漏极线插塞的制造方法。首先,在基底中形成多个元件隔离结构,且两相邻的元件隔离结构之间定义出有源区。然后,在各有源区的基底中形成源极/漏极区。接着,移除部分源极/漏极区两侧的元件隔离结构,使元件隔离结构的表面低于源极/漏极区的基底表面。之后,在基底上形成介电层,接着图案化该介电层以形成暴露出源极/漏极区的多个沟渠。接着,在沟渠所暴露的源极/漏极区上形成选择性硅生长材料层,以至少覆盖源极/漏极区的基底的顶角。接着,在选择性硅生长材料层上依序形成金属硅化物层和金属层以填满沟渠,从而形成多个源极/漏极线插塞。 |
申请公布号 |
CN101345207A |
申请公布日期 |
2009.01.14 |
申请号 |
CN200710128380.7 |
申请日期 |
2007.07.10 |
申请人 |
力晶半导体股份有限公司 |
发明人 |
陈启明;魏鸿基;毕嘉慧 |
分类号 |
H01L21/768(2006.01);H01L27/115(2006.01);H01L23/522(2006.01) |
主分类号 |
H01L21/768(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
陶凤波 |
主权项 |
1.一种源极/漏极线插塞的制造方法,包括:在基底中形成平行排列的多个元件隔离结构,两相邻的元件隔离结构之间定义出有源区;在各有源区的基底中形成源极/漏极区;移除部分各源极/漏极区两侧的该元件隔离结构,使该元件隔离结构的表面低于该源极/漏极区的该基底表面;在该基底上形成介电层;图案化该介电层,以形成与该些元件隔离结构垂直排列的多个沟渠,该些沟渠分别暴露出该些源极/漏极区;进行选择性硅生长工艺,以在该些沟渠所暴露的该些源极/漏极区上形成材料层,且该材料层至少覆盖该些源极/漏极区的该基底的顶角;以及在该材料层上依序形成金属硅化物层和金属层以填满该些沟渠,从而形成多个源极/漏极线插塞。 |
地址 |
中国台湾新竹科学工业园区 |