一种基于FPGA的宽电压范围信号分路器

摘要

本发明为涉及一种基于FPGA的宽电压范围信号分路器。其技术方案是将分频器(2)、二值化比较器(3)和算法计算器(4)用硬件描述语言VHDL编程并被集成到一片FPGA(7)中，FPGA(7)中的分频器(2)的输出端与二值化比较器(3)的输入端连接、二值化比较器(3)的输出端与算法计算器(4)的输入端连接。宽电压信号接收及光电隔离模块(1)的一端与+5～+24VDC的信号输入端连接，宽电压信号接收及光电隔离模块(1)的另一端与2个以上同样的FPGA(7)分别连接。本发明具有电压范围宽(+4VDC～+26VDC)、隔离效果好、波形品质好、升级方便、抗干扰性强的特点，同时还具有体积小、开发成本低、开发周期短、适用于各种工业恶劣环境的特点。

主权项

1、一种基于FPGA的宽电压范围信号分路器，将分频器(2)、二值化比较器(3)和算法计算器(4)用硬件描述语言VHDL编程并被集成到一片FPGA(7)中，FPGA(7)中的分频器(2)的输出端与二值化比较器(3)的输入端连接、二值化比较器(3)的输出端与算法计算器(4)的输入端连接；宽电压信号接收及光电隔离模块(1)的一端与+5～+24VDC的信号输入端连接，宽电压信号接收及光电隔离模块(1)的另一端与2个同样的FPGA(7)分别连接，其特征在于：其中一片FPGA(7)，宽电压信号接收及光电隔离模块(1)与FPGA(7)中的二值化比较器(3)的输入端连接，FPGA(7)中的算法计算器(4)的输出端与宽电压功率输出驱动模块(5)的输入端连接，宽电压功率输出驱动模块(5)的输出端与终端设备(6)连接；所述宽电压信号接收及光电隔离模块(1)中的A与/A相输入信号接收及光电隔离电路的第一路电路是：A相输入信号经电阻R1、电阻R3分压与比较器U1的脚2连接，电源经电阻R2、电阻R4分压与比较器U1的脚3连接，/A接地GND1，比较器U1的输出端与电源之间连接有电阻R5，比较器U1的脚3和脚5之间连接有电容C2，比较器U1的输出端经电阻R6与光电耦合器U2的脚2连接，光电耦合器U2的脚3接地GND1，光电耦合器U2的脚8与5V电源+5V-A连接，光电耦合器U2的脚8通过电容C3接地GND1，电源+5V-A与光电耦合器U2的脚6之间连接有电阻R7，光电耦合器U2的脚6与信号输出端A11′连接，信号输出端A11′与第一个FPGA上的二值化比较器(3)的输入端SAIN1连接；宽电压信号接收及光电隔离模块(1)中的A与/A相输入信号接收及光电隔离电路的第二路电路是：比较器U1的输出端经电阻R8与光电耦合器U3的脚2连接，光电耦合器U3的脚8通过电容C4接地GND2，电源+5V-B与光电耦合器U3的脚6之间接有电阻R9，光电耦合器U3的脚3接地GND1，光电耦合器U3的脚8接电源+5V-B，光电耦合器U3的脚6与信号输出端A21连接，信号输出端A21与第二个FPGA上的二值化比较器(12)的输入端SAIN2连接；宽电压信号接收及光电隔离模块(1)中的B与/B、Z与/Z相输入信号接收及光电隔离电路分别与宽电压信号接收及光电隔离模块(1)中的A与/A相输入信号接收及光电隔离电路相同。