用于高电压输入的上拉晶体管的栅极控制电路

摘要

本发明揭示一种包含一用于上拉晶体管的栅极控制电路的电路，上拉晶体管的栅极端被连接至栅极控制电路，上拉晶体管的源极端被连接至电源电位，上拉晶体管的漏极端被连接至焊垫节点，且上拉晶体管的基底被连接至一N阱，栅极控制电路包含：第一n通道MOSFET及第二n通道MOSFET，以形成一组二极管连接，其中，第二n通道MOSFET的栅极端被连接至其漏极端，而第二n通道MOSFET的漏极端被连接至电源，第一n通道MOSFET的栅极端被连接至其漏极端，而第一n通道MOSFET的漏极端和第二n通道MOSFET的源极端相连接，然后再被连接至上拉晶体管的栅极端，第一n通道MOSFET的源极端被连接至接地电位，并且第一n通道MOSFET及第二n通道MOSFET的基底也被连接至接地电位。

主权项

1、一种包含一用于上拉晶体管的栅极控制电路的电路，其中，上拉晶体管(MPU)的栅极端(G)被连接至栅极控制电路，上拉晶体管的源极端(S)被连接至电源电位(Vdd)，上拉晶体管的漏极端(D)被连接至焊垫(PAD)节点，且上拉晶体管的基底(B)被连接至一N阱，其特征在于，栅极控制电路包含：第一n通道MOSFET(MN4)及第二n通道MOSFET(MN5)，以形成一组二极管连接，其中，第二n通道MOSFET(MN5)的栅极端(G)被连接至其漏极端(D)，而第二n通道MOSFET(MN5)的漏极端(D)被连接至电源(Vdd)，第一n通道MOSFET(MN4)的栅极端(G)被连接至其漏极端(D)，而第一n通道MOSFET(MN4)的漏极端(D)和第二n通道MOSFET(MN5)的源极端(S)相连接，然后再被连接至上拉晶体管的栅极端(G)，第一n通道MOSFET(MN4)的源极端(S)被连接至接地电位(GND)，并且第一n通道MOSFET(MN4)及第二n通道MOSFET(MN5)的基底(B)也被连接至接地电位(GND)。