| 摘要 |
本发明系揭露一种联结积体电路(IC)晶片布局方法、系统及电脑程式产品。亦揭露联结积体电路(IC)晶片布局设计。于一具体实施例中，方法包含，从一第一实体获得超过在一第二实体处之一微影工具大小范围之一积体电路(IC)晶片布局之一电路设计，其中IC晶片布局包含复数个联结区域之至少一联结区域，其包含：一边界识别，系用以识别联结发生处之至少一联结区域之一边界，以及一类型指示器，系用以指示至少一联结区域是否为以下其中之一：冗余及独特；分割IC晶片布局为在第二实体处指示为独特或冗余之联结区域；以及根据复数个联结区域产生一微影光罩于第二实体，微影光罩具有符合第二实体之微影工具大小范围之尺寸。 |
