| 摘要 |
本发明系提供一种层叠积体电路，包括：一第一半导体晶粒，具有一前侧和一后侧，且该第一半导体晶粒包含一个或多个元件；一个或多个贯穿矽晶片介层插塞，穿过一基底和该第一半导体晶粒之一前侧绝缘层；一层间介电层，位于该第一半导体晶粒之该前侧上，该层间介电层具有至少一接触插塞，实体上连接该一个或多个贯穿矽晶片介层插塞之一前侧，和一介面位于该至少一接触插塞和该一个或多个贯穿矽晶片介层插塞之间；一金属间介电层，位于该层间介电层上，其中该金属间介电层具有至少一接合垫，电性连接该至少一接触插塞；一第二半导体晶粒，于该至少一接合垫上，连接该第一半导体晶粒；一金属层，位于该第一半导体晶粒之该背面上，其中该金属层包括：至少一背面介电层，位于该背面之上；以及一蚀刻停止层，位于该至少一背面介电层之一者上方；其中该金属层具有至少一背面接触垫，电性连接该一个或多个贯穿矽晶片介层插塞之一背面。 |
