发明名称 在通道估计效能中公平性的上行链路排程
摘要 本发明描述在一无线通信环境中经由上行链路排程来有助于干扰之减轻的系统及方法。存取点可将多个终端机指派至共用资源之一单一块或区段(例如,一时间频率区)以使所支援的终端机之数目最大化。然而,某些类型的终端机之组合可引起干扰之一显着增加。详言之,将具有一相对高速度之多个终端机(例如,位于移动载具中之终端机)分配至一单一块可引起干扰之一不可接受的增加。为了减轻干扰,可识别高速度终端机。一旦经识别,则可至少部分基于避免导致干扰之一显着增加的组合将终端机分配至可利用之块。
申请公布号 TW200901790 申请公布日期 2009.01.01
申请号 TW097107402 申请日期 2008.02.29
申请人 高通公司 发明人 戴那杰 艾夏克 格瑞;艾利克斯 格罗福;瑞米 派拉其;派特鲁 克里斯丁 布迪阿努
分类号 H04Q7/36(2006.01) 主分类号 H04Q7/36(2006.01)
代理机构 代理人 陈长文
主权项
地址 美国