积体电路熔线阵列

摘要

本发明揭示一种熔线阵列(40)，由于其交点架构所致其系非常紧密并使用较少半导体面积。该揭示的交点架构减低必须水平或垂直穿过各位元单元(例如50与60)的导体之数目。因此，各位元单元要求的面积系显着减低。在一具体实施例中，各种字线(70、72、74)与位元线(80、82、84)上的选定电压集系用于程式化该等熔线(60至68)以产生具有一更紧密阻抗分布的程式化熔线。同样，各种字线(70、72、74)与位元线(80、82、84)上的选定电压集系用于读取该等熔线(60至68)。