发明名称 |
堆叠式芯片的制法 |
摘要 |
一种堆叠式芯片及其制法,可使制造成本较低、良率较高,且成品的整体厚度较薄;该制法首先制备一第一晶片以及一第二晶片;将第一晶片的芯片切割下来后,挑选质量良好的芯片摆置于一框体,并且于框体内形成一基座,使各芯片与基座相互结合;接着,于基座设置多个导电孔以及多个重布导线,各重布导线电性连通于各导电孔以及各芯片的接点,然后将第二晶片设于框体,且第二晶片与框体之间具有一导电体,第二晶片的各芯片的接点由导电体电性连通于各第一晶片的芯片的接点,并形成多个堆叠式芯片;最后移除框体,并且分离出所述堆叠式芯片。 |
申请公布号 |
CN100448002C |
申请公布日期 |
2008.12.31 |
申请号 |
CN200510113451.7 |
申请日期 |
2005.10.09 |
申请人 |
采钰科技股份有限公司 |
发明人 |
戎柏忠;李孝文;林孜翰 |
分类号 |
H01L25/00(2006.01);H01L23/488(2006.01);H01L21/60(2006.01) |
主分类号 |
H01L25/00(2006.01) |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
周长兴 |
主权项 |
1.一种堆叠式芯片的制法,包含有下列步骤:a.制备一第一晶片以及一第二晶片,该第一晶片具有多个第一芯片,该第二晶片具有多个第二芯片,各该第一芯片具有多个第一接点,各该第二芯片具有多个第二接点;b.将所述第一芯片自该第一晶片切割下来后,再摆置于一框体,并且于该框体内形成出一基座,使所述第一芯片结合在基座的内部;c.于该基座设置多个导电孔以及顶面设置多个重布导线,各该重布导线分别电性连通于各该导电孔与各该第一接点;d.将一导电体设于该基座,使各该重布导线电性连通于该导电体;e.将该第二晶片设于该框体,使该导电体位于该第二晶片与第一芯片之间,各该第二接点电性连通于各该第一芯片的第一接点,以形成多个堆叠式芯片;以及f.移除该框体,并且分离所述堆叠式芯片。 |
地址 |
台湾省新竹市 |