薄膜晶体管阵列基板

摘要

本实用新型涉及一种薄膜晶体管阵列基板，包括一基板；多条栅线与多条数据线，配置于基板上，且这些栅线与数据线相交以定义多个像素区域；多个像素结构，配置于基板上的各像素区域中，其中各像素结构包括一薄膜晶体管和一像素电极，薄膜晶体管的源极通过接触孔电性连接所述像素电极，薄膜晶体管的漏极位于栅线与数据线的交叉部。由于本实用新型的薄膜晶体管阵列基板中的薄膜晶体管的漏极和栅线和数据线的交叉部共用，这种结构能够减小栅线和数据线的耦合电容，从而降低栅线和数据线的信号延迟。

主权项

1.一种薄膜晶体管阵列基板，其特征是包括：一基板；多条栅线与多条数据线，配置于所述基板上，其中所述栅线与数据线相交以定义多个像素区域；多个像素结构，配置于所述基板上的各像素区域中，其中各像素结构包括一薄膜晶体管和一像素电极，所述薄膜晶体管的源极通过接触孔电性连接所述像素电极，所述薄膜晶体管的漏极位于所述栅线与数据线的交叉部。