| 发明名称 | 具有减小的衬底电容的半导体器件和方法 | ||
| 摘要 | 在一个实施例中，独立式半导体形状形成的矩阵被氧化而形成低电容隔离盆(tub)。在矩阵中相邻排的形状互相偏移，而使盆(tub)的形成过程中空气隙和空位的形成最小化。在另一实施例中，相邻排之间的间隔小于排内形状之间的间隔。 | ||
| 申请公布号 | CN100447976C | 申请公布日期 | 2008.12.31 |
| 申请号 | CN200510008113.7 | 申请日期 | 2005.02.06 |
| 申请人 | 半导体元件工业有限责任公司 | 发明人 | 戈登·M.·格利瓦纳 |
| 分类号 | H01L21/762(2006.01);H01L21/82(2006.01);H01L27/02(2006.01) | 主分类号 | H01L21/762(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 付建军 |
| 主权项 | 1.一种用于形成隔离盆的方法，其特征在于包含以下步骤：从半导体层中去除一部分材料以形成具有下表面的盆区域，同时在该盆区域中保留另一部分材料以形成从所述下表面突起的形状的矩阵，其中所述形状的矩阵包括偏移的排，每一排具有至少两个形状；以及在所述形状的矩阵中形成几乎连续且基本上没有空位的电介质区域。 | ||
| 地址 | 美国亚利桑那 | ||