发明名称 积体半导体电路及其制造方法
摘要
申请公布号 TW036392 申请公布日期 1981.04.01
申请号 TW06812919 申请日期 1979.12.14
申请人 西方电器公司 发明人 ASHOK K. SINHA;HYMAN J. LEVINSTEIN;SHYAM P. MURARKA
分类号 H01L21/02 主分类号 H01L21/02
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1﹒一种带有导体式样之半导体元件,它包含一层多晶矽,其外层则为二矽化钛或二矽化钽。2﹒如请求专利部份第1项之元件,其中之导体式样系置于二氧化矽层之上方,后者底层则为单晶矽层。3﹒如请求专利部份第1或第2项之元件,其中该多晶矽层之厚度大于大约1000A单位。4﹒如前述请求专利部份中之任一项元件,其中矽化物外层之厚度介于大约2000至大约5O00A单位之间。5﹒如前述请求专利部份中之任一项元件,它在导体式样表面带有一层二氧化矽。6﹒如请求专利部份第5项之元件,它带有一叠层导体式样与第一个该导体透过二氧化矽插入层之孔口两相接触。7﹒一种制造半导体元件之方法,其中之导体式样之制作系先淀积一层多晶矽,随后在多晶矽上面淀积一层钛或钽,再经烧结分别制成二矽化钛或二矽化钽并留下过量之多晶矽。8﹒如请求专利部份第7项之方法,其中之二氧化矽层系利用氧化大气中加热而在导体式样上面形成者。9﹒如请求专利部份第8项之方法,其中之钛系经淀积而成,烧结之温度大约为900℃,且氧化大气中必须乾燥。10﹒如请求专利部份第8项之方法,其中之钽系经淀积而成,烧结温度大约为1000℃或更高,且氧化大气中含有蒸汽。11﹒一种大致如图1至图3所述之半导体元件。12﹒一种大致依图4所述之铸作半导体元件之方法。
地址 222 BROADWAY NEW YORK, NEW YORK 10038, USA