发明名称 Capacitive MOS sample and hold circuit.
摘要 <p>Ce dispositif comporte un transistor MOS du type tétrode qui fonctionne en régime triode. Le stockage des charges correspondant à chaque échantillon de la tension d'entrée est réalisé sous la capacité MOS ayant pour armature la grille d'isolement (G2) du transistor MOS. Les différentes grilles (G3, G1, G2) du transistor sont des demi-anneaux de surface croissante. La diode (D1) connectée à la tension d'entrée (Ve) du dispositif est placée au centre des cercles déterminant les anneaux. La diode (D2), qui est connectée à un étage suiveur de tension fournissant la tension de sortie du dispositif, est placée à la périphérie de la grille d'isolement (G2).</p>
申请公布号 EP0041427(A1) 申请公布日期 1981.12.09
申请号 EP19810400787 申请日期 1981.05.19
申请人 THOMSON-CSF 发明人 BERGER, JEAN-LUC
分类号 G11C27/02;(IPC1-7):11C27/02;11C19/28 主分类号 G11C27/02
代理机构 代理人
主权项
地址