SYNCHRONIZING CIRCUIT.

摘要

Le circuit de synchronisation décrit comprend un circuit de retard variable (DLC) à travers lequel passe un signal d'entrée (DIN) destiné à régler la phase d'un signal de sortie régénéré (DIN1) par rapport à un signal d'horloge (CL1) à la fréquence du signal d'entrée, ainsi qu'un circuit de décision (DC) servant à régler le retard variable (DL1/8) de sorte que celui-ci couvre la moitié d'une période du signal d'entrée et, après avoir détecté une absence prédéterminée de synchronisme, modifie la valeur du retard variable pour qu'il puisse être réglé de façon à couvrir l'autre moitié de la période.