| 主权项 |
1﹒一种构成可抹、可亲划记忆体的积体记忆 体电路,其产生记忆体规划电压的产生器 包含一电荷泵及至少一个如下的控制器: 一限制规划电压的电压控制器及一限制单 位时间内规划电压增加的边缘控制器,其 特点为至少有一个控制器可以规划电压的 大小或变化来产生控制讯号,以开启或关 掉电荷泵。 2﹒根据申请专利范围第1项之积体记忆器电 路,其中至少有一个控制器包含接于第一 、第二电源供应端间的第一、第二电流源 串联结构,且至少有一电流源可经由规划 电压侦测器的一相关控制端来控制,而控 制讯号则由介于电流源间的介面点产生。 3﹒根据申请专利范围第2项之积体记忆器电 路中设有电压控制器及边缘控制器,其中 各别串接于电流源间的介面点系分别连接 到转接电荷泵的逻辑间之闸输入。 4﹒根据申请专利范围第2项之积体记忆器电 路,其产生器含有一电压控制器,其中电 压控制器中之电流源之一可由输出连至相 关控制端的相关侦测器来控制,此侦测器 包含一连接于第一电源供应端及侦测器输 出端的第三电流源与接于侦测器输出及规 划电压负载点间的增纳二极体所构成的串 接线路。 5﹒根据申请专利范围第4项之积体记忆器电 路,其中在侦测器输出与增纳二极体间接 有放大场效电晶体的电流通路,其控制电 极至第一电源供应端,而其基底端则用以 接收规划电压。 6﹒根据申请专利范围第4或第5项之积体记 忆体电路,其中增纳二极体包含一个场放 电晶的吸流二极体。 7﹒根据申请专利范围第6项之记忆体电路, 其中所制做的场效电晶体拥有环状控制电 极。 8﹒根据申请专利范围第2或3项之积体记忆 器电路,其产生器包含一边缘控制器,其 中边缘控制器的电流源之一可由相关侦测 器来控制,侦测器的输出接至相关控制端 ,而侦测器本身则包含介于第一电源供应 端及侦测器输出问的第四电流源,与介于 侦测器输出及规划电座负载点间的电容二 者的进一步串接线路。 9﹒根据申请专利范围第8项之积体记忆体电 路,其中在进一步串接线路与电容间接有 充电场效电晶体的电流通道,其一控制电 极接至第一电源供应端,而基底端则接至 第二电源供应端。 10﹒根据申请专利范围第9项之积体记忆体电 路,其中有一二极体的阳极端接至介于电 容与充电电晶体间的介面点,而阴极端则 接至电源供应端之一。 11﹒根据申请专利范围第2项之积体记忆体电 路,其中在至少一控制器中,介于第一电 源供应端与介面点间的第一电流源含有属 于第一种导电型态的第一场效电晶体之电 流通道,其控制电极形成第一控制端,而 介于介面点及第二电源供应端的第二电流 源则包含属于第二种导电类型的第二场效 电晶体之电流通道,此第二场效电晶体组 成与导通参考电流的参考场效电晶体相连 的电流镜。 12﹒根据申请专利范围第4或11项之积体记 忆体电路,其中在上述串级联接线路内的 电流源包含属于第一种导电型态的第三场 效电晶体,此电晶体的电流通道连在第一 电源供应端及该串级联接的输出端之间, 本第三场效电晶体连同传导另一参考电流 之另一参考电晶体构成一电流镜。 13﹒根据申请专利范围第8项之积体记忆体电 路,其中在相关串级联接线路内的电流源 包含属于第一种导电型态的第三场效电晶 体,此电晶体的电流通道连在第一电源供 应端及该串级联接的输出端之间,本第三 场效电晶体连同传导另一参考电流之另一 参考电晶体构成一电流镜。图示简单说明 图1图示本发明的记忆体线路具体作法之 略图。 图2图示适合本发明记忆体电路所用的电 压控制器及边缘控制器之具体作法。 |
