| 主权项 |
1﹒一种有一发射机及一接收机之数位传送系统,发射机包括一编码器,接收机则包括一解码器,以供数位信号诸如具有既定取样率Fs之数位音频信号之次能带带编码,编码器响应数位信号以供产生M数具有取样率减少之次能带信号,编码器将数位信号带分为带数m(1≦m≦M)随频率两增加之连续次能带,解码器响应M个次能带信号以供构成数位信号之复制,此解码器将诸次能带合并为具有取样率增加之数位信号,其特征为,编码器包含分析滤波装置及一信号处理单元,分析滤波装置包含M个分析滤波器各有一输入及二输出,诸滤波器上之2M个输出系予耦合至分析滤波装置之2M个输出以供给具有取样率Fs/M之2M个输出信号,每一分析滤波器适于对加至其输入之信号施加二种不同之滤波并供给二不同已滤波型式之该输入信号至对应之二输出之一,2M个滤波器输出之每一输出系予耦合至一信号理单元之对应2M个输入之一,该处理单元有M个输出耦合至编码器之M个输出以供给M个次能带信号,该信号处理单元适于在每一M个输出供给输出信号,一输出信号为加至其2M个输入之至少若干输入信号之综合,解码器包含另一信号处理单元及合成滤波装置,该另一信号处理单元有M个输入以供接收M个次能带信号并有2M个输出,该合成滤波装置包含M个合成滤波器各有2输入,及一输出耦合至解码器输出,该另一信号处理单元适于在其2M个输出之每一输出上产生一输出信抗,一输出信号为加至其M个输入之至少若干输入信号之综合,另一信号处理单元之每对输出系予耦合至M个合成滤波器一对应者之一对二输入,每一合成滤波器适于对加至二输入之二信号施加二种不同之滤波并供给二已滤波信号之综合至其输出,每一输出可予耦合至合成滤波装置之输出以供给具有取样率Fs之数位信号之复制,特征为编码器适于将数位信号分为具有大约相等带宽之连续次能带,特征为每一分析及合成滤波器之系数系由一标准滤波器之系数所述得,此标准滤波器具有低通滤波器特征,带宽约等于次能带带宽之半和其中标准滤波器具有一奇数之系数。2﹒根据申请专利范围第1项之数位传送系统,其中,分析滤波装置包含一第一单元有一输入耦合至编码器之输入,用以接收数位信号之样本及M个输出以供给具有取样率Fs/M之的値输出信号,设第一单元适于每次供给发生于连续数段的値已数位化输入信号样本段中之M个样本至M个输出,而致每段之第M样本系予供给至第M输出,M个输出之每一输出系予耦合至M个分析滤波器之一对应者之输入,该合成滤波器另包含一第二单元有M个输入耦合至合成滤波器之M个输出及一输出耦合至合成滤波装置之输出,该第二单元适于每次当M个样本存在于M个输入时在连续数段M个样本段之一段逐个排列此等样,而致在第m输入所接收之样本系位于连续诸段中之第m位置,诸段系予供给至输出。3﹒根据申请专利范围第1项之系统,其中,每一分析滤波器包含一有相等延迟(T)之延迟区段之串联配置,滤波器之输入系予耦合至第一延迟区段之输入,该串联配置中至少若干奇数延迟区段之输出予以耦合至一第一信号线合单元对应输入,该串联配置中至少若干偶数延迟区段之输出予以耦合至一第二信号综合单元之对应输入,第一及第二信号综合单元之输出予以耦合至滤波器各别之第一及第二输出。4﹒根据申请尃利范围第1项之系统,其中,每一分析滤波器包含二有相等延迟(2T)之延迟区段之串联配置,滤波器之输入予以耦合至一串联配置中之第一及至少若干其他延迟区段,二串联配置之输出予以分别耦合至滤波器之第一及第二输出,另一延迟区段有一延迟(T)等于该二串联配置中延迟区段二分之一延迟,此另一延迟区段系予耦合于自输入至该滤波器第二输出之信号路径中,上述另一延迟区段不包括于自输入至滤波器第一输出之信号路径中5﹒根据申请专利范围第3项之系统,其中奇数延迟区段之输出仅予耦合至第一信号综合单元之输入,而偶数延迟区段之输出仅予耦合至第二信号综合单元之输入。6﹒根据申请专利范围第3项之系统,其中,诸延迟区段之输出系子经由乘法单元耦合至第一或第二信号综合单元之对应输入。7﹒根据申请专利范围第3项之系统,其中,滤波器输入系予经由一乘法单元耦合至第二信号综合单元之一输入。8﹒根据申请专利范围第4项之系统,其中,滤波器输入系予经由乘法器单元耦合至延迟区段之输入。9﹒根据申请专利范围第8项之系统,其中一乘法单元之输出系予耦合至一信号耦合单元之第一输入,该信号综合单元之第二输入系予耦合至二串联配置之一中之延迟区段之输出,该信号综合单元之输出系予耦合至上述串联配置中次一延迟区段之输入配置中延迟区段之二分之二延迟,此另一延迟区段耦系合于自第二输入至滤波器输出之信号路径中,上述另一延迟区段不包括于自第一输入至滤波器输出之信号路径中。12﹒根据申请尃利范围第1项之系统,其中,每一合成滤器包含一有相等延迟(T)之延迟区段之串联配置,滤波器之第一输入予以耦合至该串联配置中至少若干奇数延迟区段之输入,滤波器之第二输入予以耦合至该串联配置中至少若干偶数延迟区段之输入,最后延迟区段之输出予以耦合至滤波器之输出。13﹒根据申请专利范围第12项之系统,其中,第一滤波器输入仅予耦合至奇数延迟区段之输入,第二滤波器输入则仅予耦合至偶数延迟区段之输入。14﹒根据申请专利范围第11项之系统,其中,第一及第二串联配置之诸延迟区段之输出系予经由乘法单元耦合至信号综合单元之诸应输入。15﹒根据申请再利范围第11项之系统,其中,第一及第二滤波器输入也予经由乘法单元耦合至信号综合单元之诸对应输入。16﹒根据申请专利范围第12项之系统,其中,滤波器输入系予经由乘法单元耦合至延迟区段之输入。17﹒根据申请专利范围第16项之系统,其中,一信号乘法单元之输出系予耦合至一信号综合单元之第一输入,该信号综合单元之第二输入系予耦合至串联配置中一延迟区段之输出,该信号综合单元之输出系予耦合至串联配置中次一延迟区段之输入。18﹒根据申请专利范围第1项之系统,其中,信号处理单元包含M个信号综合单元,各有一输出耦合至信号处理单元之M个输出之一对应输出,其特征为,就每一信号综合单元言,处理单元之2M个输入之至少若干输入系子经由对应乘法单元耦合至上述信号综合单元之诸对应输入。19﹒根据申请专利范围第1项之系统,其中,另一信号处理单元包含2M个信号综合单元,各有一输出耦合至处理单元之2M个输出之一对应输出,其特征为,轨每一信号综合单元言,处理单元之M个输入之至少若干输入系子经由对应乘法单元耦合至上述信号综合单元之诸对应输入。20﹒根据申请专利范围第1项之系统,其中,每一分析滤波器之二输出系各予经由一对应放大单元耦合至其信号处理单元之对应输入,二放大单元均适于将加至其输入之信号放大相同之复合値。21﹒根据申请专利范围第20项之系统,其中,不同分析滤波器之放大单元,复合値为不同。22﹒根据申请专利范围第20项之系统,其中,处理单元之每输出系予经由一信号放大单元及实値决定器之串联配置耦合至其编码器之对应输出,该信号放大单元适于将加至其输入之信号放大一复合値。23﹒根据申请专利范围第1项之系统,其中,另一信号处理单元每对输出之二输出系各予经由一对应信号放大单元耦合至其合成滤波器之对应输入,二放大单元均适于将加至其输入之信号放大相同之复合値。24﹒根据申请尃利范围第23项之系统,其中在耦合至不同合成滤波器之放大单元,复合値为不同。25﹒根据申请专利范围第1项之系统,其中,解码器之M个输入系各予经由一信号放大单元耦合至其另一处理单元M个输入之一对应输入,该信号放大单元适于将加至其输入之信号放大另一复合値。26﹒根据申请尃利范围第25项之系统,其中,其他诸复合値为彼此不同。27﹒根据申请专利范围第6﹒7﹒8﹒9﹒10﹒14﹒15﹒16﹒17﹒18﹒或19﹒项之系统,其中,诸乘法单元其与诸输入信号相乘之乘数等于一者,系予以免除。28﹒根据申请专利范围第6﹒7﹒8﹒9﹒10﹒14﹒15﹒16﹒17﹒18或19﹒项之系统,其特征为,诸耦合包括一乘法单元其与输入信号相乘之乘数等于零者,系予以免除。29﹒根据申请专利范围第1项之系统,其中,信号处理单元包含一开关装置及M个信号综合单元,信号处理单元2M个输入之每一输入系予耦合至开关装匮2U个输入之一对应输入,开关装置有一输出耦合至M个信号综合单元每一单元之输入,每一信号综合单元包含一乘法单元、一有2M个储存位置之记忆器、一加法器及一累积暂存器,信号综合单元之输入及记忆器之一输出系予耦合至乘法单元各别之一第一及第二输入,乘法单元及累积暂存器上一输出系予耦合至加法器各别之一第一及第二输入,加法器有一输出耦合至暂存器之输入,第m信号综合单元之暂存器输出系予耦合至信号处理单元之第m输出,开关装置适于使其2M个输入之每一输入与其输出循环耦合,俾每次将发生在其2M値输入之数段2M个样本段中之诸样本,在每一输入一个样本,串行加至其输出,记忆器包含2M个乘数,该纪忆器适于以循环方式将2M个乘数加至其输出,其方式为致使当开关装置供给一段中2M个样本之第i样本至其输出时,将第i乘数供给至其输出,此处i为1至2M,加法器及累积暂存器适于将第i次相乘之结果增加至容纳于累积暂存器之内容,累积暂存器另适于供给其第2M次乘法步骤后所获得之内容至信号综合单元之输出,并在其后将其内容置定至零。30﹒根据申请专利范围第1项中之系统,其中,另一信号处理单元包含一开关装置及2M个信号综合单元,该另一信号处理单元M个输入之每一输入系予耦合至开关置M个输入之一对应输入,该开关装置有一输出耦合至2M个信号综合单元每一单元之输入,每一信号综合单元包含一乘法单元、一有M个储存位宜之记忆器、一加法器及一累积暂存器,信号综合单元之输入及记忆器之一输出系予耦合至乘法单元各别之一第二及第二输入,乘法单元及累积暂存器之一输出系予耦合至加法器各别之一第一及第二输入,加法器有一输出耦合至暂存器之一输入,第i信号综合单元暂存器之输出系予耦合至另一信号处理单元之第i输出,此处i为1至2M,开关装置适当以循环方式使其M个输入之每一输入与其输出耦合,俾每次将发生在其M个输入之数段M个样本段中之诸样本,在每一输入一个样本,串行加至其输出,记忆器包含M个乘数,该记忆器适于以循环方式将M个乘数加至其输出,其方式为致使当开关供给一段中M个样本之第m样本至其输出时,将第m乘数供给至其输出,加法器及累积暂存器适于将第m次相乘之结果增加至容纳于累积暂存器之内容,累积暂存器另适于供给其在第m次乘法步骤后所获得之内容至信号综合单元之输出,并在其后将其内容置定至零。31﹒一种发射据,供使用于根据申请尃利范圈第1,2,3,4,5,6,7﹒8,9,10,18,20,21或22项之系统。32﹒一种接收机,供使用于根据申请专利范围第1,2,11,12,13,14,15,16,17,19,23,24或25项之系统。33﹒一种编码器,供使用于根据申请专利范围第31项之发射机。31﹒一种编码器,供使用于根据申请专利范围第32项之接收机。35﹒一种合成滤波器,供使用于根据申请专利范围第3项之编码器。36﹒一种合成滤波器,供使用于根据申请专利范围第34项之解码器。37﹒一种数位音频信号记录设备,用以将数位音频信号记录于记录载体上,包含根据申请专利范围第31项之发射机,其中它包含有M个输入之记录装置,M个输入之每一输入系予耦合至处理单元M个输出之一对应输出,该记录装置适于将加至其M个输入之M个次能带信号写入记录载体上之一轨道内。38﹒一种数位音频信号重现设备,用以自记录载体重现数位音频信号,包含根据申请专利范围第32之接收机,其中,它另包含有M个输出之重现装置,M个输出之每一输出系予耦合至另一处理单元M个输出之一对应输出,该重现装置适于自记录载体上之一轨道读出M个次能带信号。图示简单说明图1中以方块图形式揭示根据本发明之传送系统之一项实施例,图2中揭示藉第一单元实现取样率增加,图3及4中揭示该系统中分析滤波器之二实施例,图5及6中揭示该系统中合成滤波器之二实施例,图7中揭示发射机中信号处理单元及接收机中另一信号处理单元之实施例,图8中揭示该系统中发射机之另一实施例,图9中揭示该系统中接收机之另一实施例,图10中揭示在接收机求得分析滤波器之系数,图11中揭示发射机中之处埋单元或接收机中另一信号处理单元之另一实例,图12中揭示一种数位信号记录设备,以及图13中揭示一种数位信号重现设备。 |
