| 摘要 |
Intégrateur d'erreur de phase (11), permettant de déterminer l'eerreur de phase entre un signal de données et une fréquence de signal d'horloge synchronisée avec un signal de données, qui comprend une entrée de données et une entrée d'horloge. Dans une des réalisations, l'intégrateur d'erreur de phase (11) se compose de deux composants fonctionnels, à savoir un détecteur d'erreur de phase (20) et une chaîne d'intégrateur (21). Le détecteur d'erreur de phase (20) envoie à l'intégrateur (21) un signal parmi deux signaux de sortie possibles (NAR, NAL) selon que l'erreur de phase est positive ou négative. La chaîne d'intégrateur comporte un certain nombre de sorties (ERR0-ERR13), dont la première moitié commence par un 1 binaire et la seconde moitié par un 0 binaire. Selon le signal de sortie arrivant depuis le détecteur d'erreur de phase, les 1 binaires se déplacent vers la droite ou les 0 binaires se déplacent vers la gauche. L'intégrateur peut être combiné avec un bloc de retard (15) connecté aux sorties de la chaîne d'intégrateur (21). Le signal de données est introduit dans le bloc de retard (15) pour produire un signal de sortie de données retardé qui est relié à l'entrée de données de l'intégrateur d'erreurs de phase (11). Le bloc de retard (15) diffère le signal de données jusqu'à ce qu'il y ait concordance entre la phase de l'horloge et les signaux de données retardés. |
