| 摘要 |
<P>Un dispositif de mémoire à semi-conducteurs, divisé en un certain nombre de blocs principaux (ULA, URA, LLA, LRA), chaque bloc principal comportant un certain nombre de sous-blocs (SB1, SB5,...), sélectionne un bloc principal individuel et valide les sous-blocs du bloc principal sélectionné de manière à réduire les consommations de courant. Le dispositif de mémoire à semi-conducteurs comprend des sélecteurs de bloc (31, 32, 33, 34) pour sélectionner l'un des blocs principaux (ULA, URA, LLA, LRA) en réponse à des signaux d'adresse de rangée, un certain nombre de premier circuits amplificateurs pour sélectionner les sous-blocs du bloc principal sélectionné en réponse aux signaux d'adresse de rangée, et un certain nombre de seconds circuits amplificateurs conçus pour être invalidés en réponse aux signaux d'adresse de rangée.</P>
|
