Halbleiterbausteinpackung mit Multi-Chips in einer Seite-an-Seite-Anordnung und das dazugehörige Verfahren

摘要

Die vorliegende Erfindung sieht eine Halbleiterbausteinpackung mit Multi-Chips in einer Seite-an-Seite-Anordnung vor, umfassend ein Substrat mit Chip aufnehmenden Durchgangslöchern, einer Struktur verbindender Durchgangslöcher und ersten Kontaktplättchen auf einer oberen Oberfläche und zweiten Kontaktplättchen auf einer unteren Oberfläche des Substrats. Ein erster Chip mit ersten Verbindungsplättchen und ein zweiter Chip mit zweiten Verbindungsplättchen sind jeweils innerhalb der Chip aufnehmenden Durchgangslöcher angeordnet. Das erste Klebematerial ist unter dem ersten und zweiten Chip gebildet, und das zweite Klebematerial ist in den Zwischenraum zwischen dem ersten und zweiten Chip und der Seitenwand der Chip aufnehmenden Durchgangslöcher des Substrats gefüllt. Darüber hinaus sind Verbindungsleitungen gebildet, um zwischen den ersten Verbindungsplättchen und den ersten Kontaktplättchen und auch zwischen den zweiten Verbindungsplättchen und den ersten Kontaktplättchen zu koppeln. Eine dielektrische Schicht ist auf den Verbindungsleitungen, dem ersten und zweiten Chip und dem Substrat gebildet. Eine Aufbauschicht ist auf der unteren Oberfläche des Substrats und der Rückseite des ersten und zweiten Chips gebildet.