| 摘要 |
Die Erfindung bezieht sich auf eine Vorrichtung zum Synchronisieren von Taktsignalen, insbesondere auf eine Delay-Locked-Loop (DLL = verzögerte Regelschleife), mit der es möglich ist, Taktjitter zu filtern. Des Weiteren bezieht sich die Erfindung auf ein Verfahren zum Synchronisieren von Taktsignalen, mit dem es möglich ist, Taktjitter zu filtern. Nach einem Aspekt der Erfindung wird eine Vorrichtung zum Synchronisieren von Taktsignalen bereitgestellt, die umfasst: eine Verzögerungsschaltung, die eine variable Verzögerungszeit aufweist, und die ein ankommendes Taktsignal oder ein daraus erzeugtes Signal verzögert, um ein verzögertes Taktsignal auszugeben; eine Verzögerungs-Steuerschaltung zum Steuern der Verzögerungsschaltung, um das Phasenverhältnis zwischen dem ankommenden Taktsignal und dem verzögerten Taktsignal anzupassen; einen Phaseninterpolator; wobei der Phaseninterpolator dann aktiviert wird, wenn das ankommende Taktsignal und das aus dem Ausgang der Verzögerungsschaltung zurückgeführte verzögerte Taktsignal im Wesentlichen phasengleich sind, und das ankommende Taktsignal, multipliziert mit einem Faktor von im Wesentlichen (1-p), zu dem verzögerten Taktsignal addiert, das mit einem Faktor von im Wesentlichen p multipliziert ist, um ein zusammengesetztes Signal an die Verzögerungsschaltung auszugeben, wobei p eine reelle Zahl ist, die größer oder gleich 0 ist und kleiner oder gleich 1.
|
