用于可编程逻辑集成电路器件的低功率收发器结构

摘要

可编程逻辑器件集成电路(“PLD”)上的高速串行接口或收发器电路包括允许所述PLD满足宽范围的可能的用户需求或应用的特征。该范围包括高性能应用和降低PLD的功率损耗是重要的应用。在后面的情形中，任何一个或一个以上的各种特征可用于帮助降低功率损耗。

主权项

1.一种可编程逻辑器件集成电路，其包括：核心电路；和高速串行接口电路，其包括：物理介质连接PMA电路；协议编码子层PCS电路，其处理在所述PMA电路与所述核心电路之间传输中的信号；和旁路电路，其选择性地允许信号在所述PMA电路和所述核心电路之间不通过所述PCS电路传递。