基于触发器环的时钟分频方法及其时钟分频电路

摘要

本发明涉及集成电路的时钟分频技术，具体涉及一种基于触发器环的时钟分频方法及其时钟分频电路。该方法将若干个触发器的数据输入端和数据输出端依次相连接，形成一个触发器环电路；根据分频电路对占空比的要求选择触发器环中带置位端和带复位端的触发器的个数，根据时钟波形的要求确定带置位端和带复位端的触发器的位置；将触发器环电路接入系统分频电路中，以最后一个触发器的空闲数据输出端作为触发器环电路的输出端，实现时钟分频。本发明所述方法及其电路结构的分频数大小不影响电路工作的最高频率，可以使分频电路正常的工作在相对很高的时钟频率，而且可以通过分频电路级联的方式实现时钟分频，从而可以适当减小电路实现的规模。

主权项

1.一种基于触发器环的时钟分频方法，其特征在于：该方法将若干个触发器的数据输入端和数据输出端依次相连接，最后一个触发器的数据输出端与第一个触发器的数据输入端连接，从而形成一个触发器环电路；根据分频电路对占空比的要求选择触发器环中带置位端和带复位端的触发器的个数，根据时钟波形的要求确定带置位端和带复位端的触发器的位置；将触发器环电路接入系统分频电路中，以最后一个触发器的空闲数据输出端作为触发器环电路的输出端，实现时钟分频。