| 发明名称 | 非易失性半导体存储器件 | ||
| 摘要 | 本发明提供一种能够减少擦除电流的非易失性半导体存储器件。非易失性半导体存储器件的存储单元具有形成在半导体衬底上的源极区域和漏极区域。然后，在源极区域和漏极区域之间的半导体衬底上隔着栅极绝缘膜形成有选择栅电极。在选择栅电极的侧壁上隔着下部氧化硅膜和作为电荷蓄积膜的氮氧化硅膜形成有存储器栅电极。在这样构成的存储单元中，如下述那样进行擦除动作。通过对存储器栅电极施加正电压，从存储器栅电极向氮氧化硅膜注入空穴来使阈值电压从写入状态的阈值电压下降到一定电平，然后向氮氧化硅膜注入由能带间隧道效应产生的热空穴来完成擦除动作。 | ||
| 申请公布号 | CN101290800A | 申请公布日期 | 2008.10.22 |
| 申请号 | CN200810091481.6 | 申请日期 | 2008.04.17 |
| 申请人 | 株式会社瑞萨科技 | 发明人 | 石丸哲也;岛本泰洋;安井感 |
| 分类号 | G11C16/04(2006.01);G11C16/14(2006.01);H01L27/115(2006.01) | 主分类号 | G11C16/04(2006.01) |
| 代理机构 | 北京市金杜律师事务所 | 代理人 | 王茂华 |
| 主权项 | 1.一种非易失性半导体存储器件，包括存储单元，该存储单元具有(a)在半导体衬底内分开形成的第1半导体区域和第2半导体区域；以及(b)形成在上述第1半导体区域和上述第2半导体区域之间的上述半导体衬底的上部的第1绝缘膜，(c)形成在上述第1绝缘膜上的第1栅电极，上述第1绝缘膜包含(b1)氧化硅膜；以及(b2)形成在上述氧化硅膜上并具有蓄积电荷的功能的电荷蓄积膜，上述电荷蓄积膜和上述第1栅电极直接接触，上述非易失性半导体存储器件的特征在于：在实施了通过对上述第1栅电极施加大于施加给上述半导体衬底的电压的正电压，而使上述存储单元的阈值电压低于上述存储单元的写入状态的阈值电压的第1动作后，实施通过向上述电荷积蓄膜注入利用上述半导体衬底内的能带间隧道效应产生的空穴，进一步降低上述存储单元的阈值电压的第2动作，来完成擦除动作。 | ||
| 地址 | 日本东京都 | ||