发明名称 |
静电放电保护器件 |
摘要 |
本发明提供了一种静电放电(ESD)保护器件,该器件具有增强的对ESD产生的电流的进行放电的能力以及减小的器件面积。ESD保护器件包括栅极接地的MOS晶体管(1),该晶体管具有被第二半导体类型的第一阱区域(7)插入的第一半导体类型的源极区域(3)和漏极区域(4)。在源极区域(3)和漏极区域(4)下面提供了被第一阱区域(7)插入的第一半导体类型的第二阱区域(6)。在阱区域(6,7)下面分别提供了与阱区域(6,7)毗邻的同一半导体类型的重掺杂掩埋区域(8,9)。 |
申请公布号 |
CN101283452A |
申请公布日期 |
2008.10.08 |
申请号 |
CN200680037030.3 |
申请日期 |
2006.10.05 |
申请人 |
NXP股份有限公司 |
发明人 |
法布里斯·勃朗;弗雷德里克·F·巴尔比耶 |
分类号 |
H01L27/02(2006.01);H01L21/336(2006.01) |
主分类号 |
H01L27/02(2006.01) |
代理机构 |
北京天昊联合知识产权代理有限公司 |
代理人 |
陈源;张天舒 |
主权项 |
1.一种静电放电保护器件,其被布置在第二半导体类型的半导体衬底(2)中,所述静电放电保护器件包括:第一半导体类型的源极区域(3)和漏极区域(4);栅极区域(5),其在第二半导体类型的第一阱区域(7)上延伸,所述第一阱区域(7)被布置在所述源极区域(3)和所述漏极区域(4)之间;第一半导体类型的第二阱区域(6),其在所述源极区域(3)下面和所述漏极区域(4)下面,所述第一阱区域(7)被布置在所述源极区域(3)下面的所述第二阱区域(6)和所述漏极区域(4)下面的所述第二阱区域(6)之间;第二半导体类型的第一掩埋区域(9),其在所述第一阱区域(7)下面;第一半导体类型的第二掩埋区域(8),其在所述第二阱区域(6)下面;其中,所述第一掩埋区域(9)和所述第二掩埋区域(8)具有比所述第一阱区域(7)和所述第二阱区域(6)更高的掺杂水平。 |
地址 |
荷兰艾恩德霍芬 |