发明名称 基于预编码的并行卷积LDPC码的编码器及其快速编码方法
摘要 本发明公开了一种基于预编码的并行卷积LDPC码的编码方法。该方法通过设计并行卷积LDPC码编码器实现对并行卷积LDPC码的编码,并获得所述LDPC码的校验矩阵H。其编码过程是:首先将信息序列分组存入存储器中,把存储器中的信息序列通过不同的随机交织器交织后送入对应的模2和运算器进行预编码,然后将预编码得到的校验比特分别送入不同的递归卷积编码器进行卷积编码,最后将卷积编码器输出的校验比特和存储器中的信息比特重组生成一个码率为R=M/(M+N)、码长为(M+N)L的并行卷积LDPC码字。本发明在能保证性能的前提下,实现高速编码,且所需要的存储空间较低,设计和应用比较灵活,可用于快速数据传输的有效编码。
申请公布号 CN100425017C 申请公布日期 2008.10.08
申请号 CN200510124513.4 申请日期 2005.12.08
申请人 西安电子科技大学 发明人 李颖;王单;郭旭东;白宝明
分类号 H04L1/00(2006.01);H03M13/23(2006.01) 主分类号 H04L1/00(2006.01)
代理机构 陕西电子工业专利中心 代理人 王品华;黎汉华
主权项 1. 一种基于预编码的并行卷积LDPC码编码器,包括:信息分组单元,用于实现信息流串并转换,即将一个信息流变换成M个并行子信息流,每个子信息流的长度为L个比特,M>1,L>1;信息预编码单元,用于实现并行卷积LDPC码的第一校验矩阵H<sub>π</sub>,该信息预编码单元包括存储器、交织器和模2加法器,其中存储器的个数等于并行子信息流的个数M,每个存储器存储一个对应的子信息流,交织器共有M组,每个存储器与每组交织器一一对应,每组交织器包括<img file="C2005101245130002C1.GIF" wi="158" he="107" />个随机交织器或<img file="C2005101245130002C2.GIF" wi="157" he="107" />个伪随机交织器,模2加法器的个数等于<img file="C2005101245130002C3.GIF" wi="181" he="106" />R是并行卷积LDPC码的码率,每个存储器中的子信息流分别经过对应的一组交织器,各交织器的输出序列分别送入对应的模2加法器进行预编码,即每个存储器对应的第k个交织器的输出序列送入第k个模2加法器<img file="C2005101245130002C4.GIF" wi="54" he="47" />进行模2加法运算,k=1,2,...,N,<maths num="0001"><![CDATA[<math><mrow><mi>N</mi><mo>=</mo><mfrac><mi>M</mi><mi>R</mi></mfrac><mo>-</mo><mi>M</mi><mo>;</mo></mrow></math>]]></maths>卷积编码单元,包括<img file="C2005101245130002C6.GIF" wi="154" he="106" />个卷积码编码器,且卷积码编码器的输入与模2加法器的输出相连;信息重组单元,通过将所述一个信息流与<img file="C2005101245130002C7.GIF" wi="154" he="105" />个卷积码编码器的输出并串转换,从而生成一个码率为R、码长为ML/R的并行卷积LDPC码的码字。
地址 710061陕西省西安市太白路2号