多模式同步存储器及其操作和测试方法

摘要

一种同步半导体器件可以正常模式和替代模式工作。该半导体器件具有用于接收多个同步捕获的输入信号的命令总线，以及用于接收多个异步输入信号的多个异步输入端。该器件还具有用于接收外部时钟信号的时钟输入，其中，所述器件由制造商规定为，在正常模式下使用频率高于预定最小频率的外部时钟信号工作。内部延迟锁定环(DLL)时钟电路连接到时钟输入端，并在正常工作模式下响应外部时钟信号以生成至少一个内部时钟信号。该器件中的控制电路响应施加到该器件异步输入端上的预定顺序的异步信号，以将该器件置于禁用内部时钟电路的替代工作模式下，以便该器件可以在替代模式下使用频率低于预定最小频率的外部时钟信号工作。该替代工作模式有利于以低于正常工作模式的规定最小频率的速率测试该器件。

主权项

1. 一种可以正常工作模式和替代工作模式工作的同步半导体器件，它包括：第一输入端，用于接收第一异步输入信号；第二输入端，用于接收第二异步输入信号，所述第二异步输入信号和所述第一异步输入信号在所述器件以所述正常模式工作期间不同时有效；至少一个输入缓冲器，用于接收同步输入信号；至少一个时钟端，用于接收外部时钟信号；延迟锁定环电路，其连接到所述时钟端并响应所述外部时钟信号以生成要施加到所述至少一个输入缓冲器上的至少一个内部时钟信号，所述延迟锁定环电路适于在所述正常工作模式期间激活，而在所述替代工作模式期间去激活；控制电路，其连接到所述第一和第二输入端以及所述延迟锁定环电路，所述控制电路响应同时有效的所述第一和第二异步输入信号以去激活所述延迟锁定环电路，从而将所述器件置于所述替代工作模式。