| 发明名称 | 嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法 | ||
| 摘要 | 本发明公开了一种嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法，包括如下步骤：第一步：顶层氮氧化硅的刻蚀；第二步：氧化膜主刻蚀之快速刻蚀；第三步：氧化膜主刻蚀之慢速刻蚀：该步氧化硅对氮化硅的选择比大于20∶1，而刻蚀速率相对慢一些；第四步：去除由前三步刻蚀带来的残留于接触孔底部的聚合物；第五步：去除悬浮式氮化硅刻蚀阻挡层；第六步：底部氧化膜刻蚀。本发明解决了因为没有刻蚀阻挡层而带来的多晶栅顶部的金属接触硅化物过量损失；同时可以有效防止由于曝光位置偏移而导致的多晶栅和浅槽隔离边缘被过多的刻通，从而降低了器件的漏电损耗。 | ||
| 申请公布号 | CN101202243A | 申请公布日期 | 2008.06.18 |
| 申请号 | CN200610119567.6 | 申请日期 | 2006.12.13 |
| 申请人 | 上海华虹NEC电子有限公司 | 发明人 | 王函;吕煜坤 |
| 分类号 | H01L21/768(2006.01);H01L21/311(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 上海浦一知识产权代理有限公司 | 代理人 | 顾继光 |
| 主权项 | 1.一种嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法，其特征在于，包括如下步骤：第一步：顶层氮氧化硅的刻蚀；第二步：氧化膜主刻蚀之快速刻蚀：采用刻蚀速率为7500-7800埃/分钟，氧化硅对氮化硅的选择比为10∶1-13∶1，精确计算刻蚀时间，控制该步在悬浮式刻蚀阻挡层上1000-1200埃停止；第三步：氧化膜主刻蚀之慢速刻蚀：该步氧化硅对氮化硅的选择比＞20∶1，刻蚀速率为5200-5400埃/分钟；第四步：去除由前三步刻蚀带来的残留于接触孔底部的聚合物；第五步：去除悬浮式氮化硅刻蚀阻挡层；第六步：底部氧化膜刻蚀。 | ||
| 地址 | 201206上海市浦东新区川桥路1188号 | ||