发明名称 用于时钟相位误差校正之可规划延迟技术
摘要 本案揭示一种方法、电路、及系统。于一实施例中,该方法包含有下列步骤:接收从两条时钟信号线进入具有一第一尺寸之一第一差动电晶体对的一差动时钟信号、接收从该等两条时钟信号线进入具有比该第一尺寸小之一尺寸的一第二差动电晶体对之该差动时钟信号、将该差动时钟信号转换为一单端时钟信号、透过一反相器来输出该单端时钟信号、以及藉由控制该第一差动电晶体对与该第二差动电晶体对间之互导来把任何差动时钟相位误差同步化。
申请公布号 TW200826474 申请公布日期 2008.06.16
申请号 TW096123479 申请日期 2007.06.28
申请人 英特尔公司 发明人 陈肃威;马汀;周彦
分类号 H03B1/00(2006.01) 主分类号 H03B1/00(2006.01)
代理机构 代理人 恽轶群;陈文郎
主权项
地址 美国