双埠静态随机存取记忆体单元

摘要

本发明系揭露一种双埠静态随机存取记忆体(SRAM)单元,包括:至少一反向器耦接于一正供应电压(VCC)及一互补低供应电压(VSS)间,且具有一输入及输出端;至少一P型金氧半导体电晶体,其闸极、源极、及汲极,分别连接该输出端、VCC、及该输入端;一写入埠连接该输入端,具有一写入字元线、一写入致能信号线、及一写入位元线;一读取埠连接该输入或该输出端,具有一读取字元线及一读取位元线。