| 主权项 |
1.一种半导体装置之电晶体,至少包括: 一堆叠型闸极,其中一通道氧化膜、一浮动闸、一 介电膜及一控制闸系依序堆叠于一半导体基板上; 一闸极氧化膜,其相对于该通道氧化膜而形成于该 浮动闸下方之半导体基板上,其中该闸极氧化膜系 沿着该浮动闸之底部及侧边的部分来形成;以及 浮动氮化膜,其掩埋该半导体基板上所形成之闸极 氧化膜与沿着该浮动闸之底部及侧边的部分所形 成之闸极氧化膜间的间隙, 其中该等浮动氮化膜用以作为热电荷之捕获中心 及储存1-位元电荷。 2.如申请专利范围第1项之电晶体,进一步包括第一 间隔物,其形成于该浮动闸之部分、该介电膜、及 该控制闸的侧壁上。 3.如申请专利范围第1项之电晶体,进一步包括第二 间隔物,其形成于该等第一间隔物、该浮动闸之底 部及侧边的部分上所形成之闸极氧化膜及该等浮 动氮化膜之侧边上。 4.一种半导体装置之电晶体,包括: 一堆叠型闸极,其中一通道氧化膜、一浮动闸、一 介电膜及一控制闸系依序堆叠于一半导体基板上; 第一间隔物,其形成于该浮动闸之部分、该介电膜 及该控制闸的侧壁上; 一闸极氧化膜,其形成于该浮动闸之底部及侧边的 部分上及在该半导体基板上; 浮动氮化膜,在该等浮动氮化膜中间隙系形成于该 浮动闸之底部及侧边的部分上所形成之闸极氧化 膜与该半导体基板上所形成之闸极氧化膜之间,其 中该等浮动氮化膜系掩埋于该等间隙中;以及 第二间隔物,其形成于该等第一间隔物、该浮动闸 之底部及侧边的部分上所形成之闸极氧化膜、及 该浮动氮化膜的侧壁上。 5.一种半导体装置之电晶体,包括: 一堆叠型闸极,其中一通道氧化膜、一浮动闸、一 介电膜及一控制闸系依序堆叠于一半导体基板上; 第一间隔物,其形成于该浮动闸之部分、该介电膜 及该控制闸的侧壁上; 一热氧化膜,其形成于该浮动闸之第一侧的底部之 半导体基板上; 一闸极氧化膜,其形成于该浮动闸之第一侧底部及 侧边之部分上及该热氧化膜上,其中该闸极氧化膜 亦形成于该浮动闸之第二侧的底部及侧边之部分 上及该浮动闸之第二侧的底部之半导体基板上; 浮动氮化膜,在该等浮动氮化膜中,间隙系形成于 该浮动闸之第二侧的底部及侧边之部分上所形成 之闸极氧化膜与该浮动闸之第二侧的底部之半导 体基板上所形成的闸极氧化膜之间,其中该等浮动 氮化膜系掩埋于该等间隙中;以及 第二间隔物,其形成于该浮动闸之第一侧的第一间 隔物及热氧化膜上及形成于该浮动闸之第二侧的 第一间隔物、该浮动闸之底部及侧边上所形成之 闸极氧化膜及该浮动氮化膜之侧壁上。 6.如申请专利范围第5项之电晶体,其中在该浮动闸 之第二侧上,该浮动闸之第一侧边提供用以接触该 等第一间隔物,该第二侧边提供用以接触该闸极氧 化膜,该底部平面提供用以接触该通道氧化膜,以 及该底部与该第二侧边间之面倾斜一给定之斜度 及接触该闸极氧化膜。 7.如申请专利范围第1、4及5项中任何一项之电晶 体,其中该等第一间隔物之底部系位于比该浮动闸 之顶部低及比该浮动闸之底部高之位置上。 8.如申请专利范围第1或4项之电晶体,其中在该浮 动闸中,该浮动闸之两侧的第一侧边接触该等第一 间隔物,该等第二侧边提供用以接触该闸极氧化膜 ,在两侧上之第二侧边间之宽度比该等第一侧边间 之宽度窄,该底部平面提供用以接触该通道氧化膜 ,以及该底部与该第二侧边间之面倾斜一给定之斜 度及接触该闸极氧化膜。 9.如申请专利范围第8项之电晶体,其中该等第一间 隔物之底部系位于比该浮动闸之顶部低及比该浮 动闸之底部高之位置上,以及该浮动闸之第一侧边 与第二侧边间之面和该等第一间隔物之底部系位 于相同平面上。 10.如申请专利范围第5项之电晶体,其中该闸极氧 化膜接触该等第一间隔物之底部、该第一侧边与 该第二侧边间之面、该第二侧边、该浮动闸之底 部与该第二侧边间之面及该通道氧化膜。 11.如申请专利范围第1、4及5项中任何一项之电晶 体,其中该浮动氮化膜具有一卧式直角三角形形状 。 12.如申请专利范围第1、4及5项中任何一项之电晶 体,更包括一覆盖膜,其形成于该控制闸上。 13.如申请专利范围第1、4及5项中任何一项之电晶 体,更包括源极/汲极电极,其形成于该浮动闸之下 侧的半导体基板中。 14.一种制造半导体装置之电晶体的方法,包括下列 步骤: 在一半导体基板上形成一通道氧化膜; 在该通道氧化膜上堆叠一浮动闸、一介电膜、一 控制闸及一覆盖膜及图案化该浮动闸、该介电膜 、该控制闸及该覆盖膜,以形成一堆叠型闸极,其 中部分图案化该浮动闸,以便保留一预定厚度; 在该覆盖膜、该控制闸、该介电膜及该浮动闸之 侧壁上形成第一间隔物; 使用该覆盖膜及该第一间隔物作为一蚀刻罩幕来 蚀刻该剩余浮动闸; 在该通道氧化膜及该浮动闸之侧边上成长一氧化 膜,以形成一渗入该浮动闸之底部有一给定深度之 热氧化膜; 去除该热氧化膜之底部上的通道氧化膜及该热氧 化膜; 在该浮动闸之侧边及底部上所形成之一闸极氧化 膜与该半导体基板上所形成之一闸极氧化膜间形 成具有一预定形状之间隙,同时在该已暴露浮动闸 之侧边及底部上及该半导体基板上成长一闸极氧 化膜; 在成长有该等闸极氧化膜之半导体基板上沈积一 氮化膜,因而形成用以掩埋该等间隙之浮动氮化膜 ;以及 在该等第一间隔物、该闸极氧化膜及该浮动氮化 膜之侧壁上形成第二间隔物。 15.一种制造半导体装置之电晶体的方法,包括下列 步骤: 在一半导体基板上形成一通道氧化膜; 在该通道氧化膜上堆叠一浮动闸、一介电膜一控 制闸及一覆盖膜及图案化该浮动闸、该介电膜、 该控制闸及该覆盖膜,以形成一堆叠型闸极,其中 部分图案化该浮动闸,以便保留一预定厚度; 在该覆盖膜、该控制闸、该介电膜及该浮动闸之 侧壁上形成第一间隔物; 使用该覆盖膜及该第一间隔物作为一蚀刻罩幕来 蚀刻该剩余浮动闸; 在该通道氧化膜及该浮动闸之侧边上成长一氧化 膜,以形成一渗入该浮动闸之底部有一给定深度之 热氧化膜; 遮蔽该堆叠型闸极之第一侧及去除该堆叠型闸极 之第二侧上所形成之热氧化膜及该热氧化膜之底 部上的通道氧化膜; 在该堆叠型闸极之第一侧所暴露之热氧化膜、该 浮动闸之侧边及底部及该堆叠型闸极之第二侧上 成长一闸极氧化膜,在该浮动闸之侧边及底部上所 形成之闸极氧化膜与在该半导体基板上所形成之 闸极氧化膜间形成具有一预定形状的间隙,同时在 该暴露浮动闸之侧边及底部上及该半导体基板上 成长一闸极氧化膜; 在成长有该闸极氧化膜之半导体基板上沉积一氮 化膜及蚀刻该氮化膜以形成一掩埋该等间隙之浮 动氮化膜;以及 在该等第一间隔物、该闸极氧化膜及浮动氮化膜 之侧壁上形成第二间隔物。 16.如申请专利范围第14或15项之方法,进一步包括 下列步骤:在形成该热氧化膜之步骤后,布植杂质 以形成源极/汲极电极。 17.如申请专利范围第14或15项之方法,进一步包括 下列步骤:在形成该等第二间隔物后,布植杂质以 形成源极/汲极电极。 18.如申请专利范围第14或15项之方法,其中藉由使 用氢氟酸(HF)溶液之湿式蚀刻来去除该热氧化膜及 在该热氧化膜下面之通道氧化膜。 19.如申请专利范围第14或15项之方法,其中使用磷 酸(H3PO4)溶液对该氮化膜实施湿式蚀刻,因而形成 掩埋该等间隙之该浮动氮化膜。 20.如申请专利范围第14或15项之方法,其中使用一 多晶矽膜来形成该浮动闸。 图式简单说明: 第1图系显示一般快闪记忆体装置之电晶体的结构 之剖面图; 第2图系用以说明依据本发明之第一实施例的半导 体装置之电晶体的图式; 第3图系用以说明依据本发明之第二实施例的半导 体装置之电晶体的图式; 第4-12图系显示依据本发明之第一实施例的制造半 导体装置之电晶体的方法之步骤的剖面图;以及 第13-17图系显示依据本发明之第二实施例的制造 半导体装置之电晶体的方法之步骤的剖面图。 |
