| 主权项 |
1.一种半导体元件之封装模组,其包含: 一封装基板,其包含第一表面及第二表面;所述封 装基板更包含复数个贯穿并连接其第一表面及第 二表面之金属导电塞; 一半导体元件,其位于所述封装基板之第一表面; 该半导体元件更包含有复数个金属垫,其中每一金 属垫皆连接至一个所述金属导电塞,其中该金属导 电塞之制做,系先利用光学对准机自第二表面进行 对准程序以对准该第一表面之金属垫,并藉由雷射 钻孔制程由该第二表面对该封装基板钻孔以形成 一漏斗状之导电塞通孔,该漏斗状之导电塞通孔于 该第二表面之孔径系大于该第一表面之孔径; 一金属连接层,藉由微影蚀刻以形成于该封装基板 之第二表面;所述金属连接层包含复数条金属导线 与复数个接触垫,其中每一金属导电塞皆连接至一 个所述金属导线。 2.如申请专利范围第1项所述之半导体元件之封装 模组,其中所述封装基板系由热膨胀系数与所述半 导体元件相近之绝缘材质所组成。 3.如申请专利范围第1项所述之半导体元件之封装 模组,更包含一胶质层,其位于所述封装基板之第 一表面,用以将所述封装基板与半导体元件黏合。 4.如申请专利范围第3项所述之半导体元件之封装 模组,其中所述胶质层具有黏着性,其热膨胀系数 小于15ppm∕℃。 5.如申请专利范围第1项所述之半导体元件之封装 模组,更包含一金属层,其位于该封装基板之第一 表面上,并且覆盖所述半导体元件。 6.如申请专利范围第1项所述之半导体元件之封装 模组,更包含一绝缘层,其位于该封装基板之第二 表面并覆盖所述金属导线。 7.如申请专利范围第1项所述之半导体元件之封装 模组,在每一所述接触垫上更包含一焊接球。 8.一种具有复数个半导体元件之封装模组,其包含: 一封装基板,其包含第一表面及第二表面;所述封 装基板更包含复数个贯穿并连接其第一表面及第 二表面之金属导电塞; 复数个半导体元件,其位于所述封装基板之第一表 面;每一半导体元件更包含有复数个金属垫,其中 每一金属垫皆连接至一个所述金属导电塞,其中该 金属导电塞之制做,系先利用光学对准机自第二表 面进行对准程序以对准该第一表面之金属垫,并藉 由雷射钻孔制程由该第二表面对该封装基板钻孔 以形成一导电塞通孔; 一金属连接层,藉由微影蚀刻以形成于该封装基板 之第二表面;所述金属连接层包含复数条金属导线 与复数个接触垫,其中每一金属导电塞皆连接至一 个所述金属导线。 9.如申请专利范围第8项所述之具有复数个半导体 元件之封装模组,其中所述封装基板系由热膨胀系 数与所述半导体元件相近之绝缘材质所组成。 10.如申请专利范围第8项所述之具有复数个半导体 元件之封装模组,更包含一胶质层,其位于所述封 装基板之第一表面,用以将所述封装基板与半导体 元件黏合。 11.如申请专利范围第10项所述之具有复数个半导 体元件之封装模组,其中所述胶质层具有黏着性, 其热膨胀系数小于15ppm/℃。 12.如申请专利范围第8项所述之具有复数个半导体 元件之封装模组,更包含一金属层,其位于该封装 基板之第一表面上,并且覆盖所述半导体元件。 13.如申请专利范围第8项所述之具有复数个半导体 元件之封装模组,更包含一绝缘层,其位于该封装 基板之第二表面并覆盖所述金属导线。 14.如申请专利范围第8项所述之具有复数个半导体 元件之封装模组,在每一所述接触垫上更包含一焊 接球。 15.一种形成半导体元件之封装模组的方法,其包含 : 提供一封装基板,其包含第一表面及第二表面; 将至少一个半导体元件固定在所述封装基板之第 一表面上,其中该半导体元件包含有复数个金属垫 ; 利用光学对准机进行对准程序,再利用雷射钻孔制 程由第二表面对该封装基板进行钻孔,针对每一金 属垫均在该封装基板上形成一个导电塞通孔; 在所述封装基板之第二表面形成一层金属层,同时 将每一导电塞通孔填满而形成复数个金属导电塞, 其中每一个金属导电塞并连接至一个所述金属垫; 以及 利用微影与蚀刻制程在所述封装基板之第二表面 形成金属连接层,其包含复数条金属导线与复数个 接触垫。 16.如申请专利范围第15项所述之形成半导体元件 之封装模组的方法,更包含在所述封装基板之第二 表面形成绝缘层以覆盖所述金属导线的步骤。 17.如申请专利范围第16项所述之形成半导体元件 之封装模组的方法,更包含在所述接触垫上形成焊 接球的步骤。 18.如申请专利范围第15项所述之形成半导体元件 之封装模组的方法,更同时在所述封装基板之第一 表面形成一层覆盖所述半导体元件的金属层。 19.如申请专利范围第15项所述之形成半导体元件 之封装模组的方法,当所述封装基板系采用半透明 材质,则所述对准程序系利用光学照相机由该封装 基板之第二表面拍摄。 20.如申请专利范围第15项所述之形成半导体元件 之封装模组的方法,当所述封装基板系采用不透光 材质,则所述对准程序系利用X射线照相机由该封 装基板之第二表面拍摄。 图式简单说明: 图一为习知技艺之覆晶封装(flip chip package)的剖面 示意图。 图二为本发明第一实施例所揭露之半导体元件之 封装模组的剖面示意图。 图三为本发明第二实施例所揭露之半导体元件之 封装模组的剖面示意图。 图四为本发明第三实施例所揭露之半导体元件之 封装模组的剖面示意图。 图五为本发明第四实施例所揭露之具有复数个半 导体元件之封装模组(multi-chip module)的剖面示意图 。 图六为本发明中半导体元件之封装模组的制作方 法之剖面示意图。 |
