半导体装置

摘要

本发明提供一种半导体装置，系藉由防止寄生闸流体的导通，以防止闭锁的发生，且可缩小电路布局面积之三阱构造式 CMOS半导体装置。该半导体装置具备；P型矽基板(20)；彼此分离地形成于P型矽基板(20)表面的深N型阱(13)及深N型阱(14)；形成于深N型阱(13)的P型阱(11)；形成于深N型阱(14)内的浅N型阱(12)；形成于P型阱(11)表面的N通道型MOS电晶体Mn；及形成于浅N型阱(12)表面的P通道型MOS电晶体Mp。

主权项

1.一种CMOS半导体装置,系具备:第1导电型半导体基 板;彼此分离地形成于上述半导体基板表面的第2 导电型第1及第2阱;形成于上述第1阱内的第1导电 型第3阱;形成于上述第2阱内的第2导电型第4阱;形 成于上述第3阱表面的第2导电通道型MOS电晶体;以 及形成于上述第4阱表面的第1导电通道型MOS电晶 体, 上述第1阱及上述第2阱系偏压成相同电位。 图式简单说明: 第1图系本发明实施形态之三阱构造之CMOS半导体 装置的剖视图。 第2图系本发明实施形态之三阱构造之CMOS半导体 装置的剖视图。 第3图系表示本发明实施形态之三阱构造之寄生双 极电晶体连接关系的电路图。 第4图系习知例之三阱构造之CMOS半导体装置的剖 视图。 第5图系表示习知例之三阱构造中的寄生双极电晶 体连接关系的电路图。