| 主权项 |
1.一种积体电路,包含: 一有源电路; 一金属层,其至少部份地设置在该有源电路之上方 ;及 一接合焊垫,其至少部份地设置在该金属层之上方 ; 其中该金属层系成网状,且该网状金属层至少部份 地设置在该有源电路之正上方,该网状金属层确保 该接合焊垫可设置于该有源电路上,且在接合处理 期间不会对该有源电路造成破坏。 2.如申请专利范围第1项之积体电路,其中该有源电 路具有一输入/输出(I/O)滙流排。 3.如申请专利范围第1项之积体电路,其中该有源电 路具有复数之电晶体。 4.如申请专利范围第1项之积体电路,其中该金属层 具有一互连金属层。 5.如申请专利范围第4项之积体电路,其中该互连金 属层使该接合焊垫与复数之内层金属层互连。 6.如申请专利范围第5项之积体电路,其中各内层金 属层系藉由复数之导通孔而呈电导通。 7.如申请专利范围第1项之积体电路,其中该金属层 具有复数之开口。 8.如申请专利范围第7项之积体电路,其中该等开口 系用于促进该金属层和设置在该金属层与该接合 焊垫之间的一内金属介电层之间的互锁。 9.如申请专利范围第8项之积体电路,其中该内金属 介电层系由选自于由一低K介电材料与一氟化矽石 玻璃(FSG)材料所组成之群组的一材料所构成。 10.如申请专利范围第7项之积体电路,其中该等开 口系完全绕其周边被包围。 11.如申请专利范围第7项之积体电路,其中该等开 口系具有实质呈正方形的一结构。 12.如申请专利范围第7项之积体电路,其中该等开 口系界定出实质呈直线的复数之第一部与实质呈 直线的复数之第二部,而两者系相交。 13.如申请专利范围第12项之积体电路,其中该等开 口系界定出一矩阵之开口。 14.如申请专利范围第13项之积体电路,其中在沿着 该等第一部的各列上形成复数之互连导通孔。 15.如申请专利范围第14项之积体电路,其中该等互 连导通孔系沿着该第一部的一长度隔开配置。 16.如申请专利范围第15项之积体电路,其中该等互 连导通孔系具有各第一部所需的一个单列。 17.如申请专利范围第15项之积体电路,其中该等互 连导通孔系具有各第一部所需的至少两个隔开的 列。 18.如申请专利范围第17项之积体电路,其中扩大该 第一部的一宽度,俾能容纳各第一部的至少两个隔 开的列。 19.一种积体电路的制造方法,包含以下步骤: 一有源电路构成步骤,构成一有源电路于一半导体 平台之上; 一金属层沉积步骤,使一金属层至少部份地沉积在 该有源电路之上方;及 一接合焊垫形成步骤,使一接合焊垫至少部份地形 成在该金属层之上方; 其中该金属层系成网状,且该网状金属层至少部份 地设置在该有源电路之正上方,该网状金属层确保 该接合焊垫可形成于该有源电路上,且在形成该接 合焊垫时不会对该有源电路造成破坏。 20.一种积体电路,包含: 一有源电路装置,用以处理电信号; 一金属层,至少部份地设置在该有源电路装置之上 方,且具有用以防止于一接合处理期间所受到之破 坏的一网孔装置;及 一接合焊垫,至少部份地设置在该金属层之上方, 其中该网孔装置至少部份地设置在该有源电路装 置之正上方,该网孔装置确保该接合焊垫可设置于 该有源电路装置上,且在接合处理期间不会对该有 源电路造成破坏。 21.一种积体电路,包含: 一半导体构造,具有一有源电路,而该有源电路系 具有一输入/输出(I/O)滙流排与构成各电路之核心 的复数之电晶体; 复数之垂直方向隔开的内层金属层,至少部份地设 置在该有源电路之下方及其周边处,其中各内层金 属层系藉由复数之内层导通孔而与该有源电路及 其它之内层金属层呈电导通; 一成网状的互连金属层,至少部份地设置在该有源 电路之I/O滙流排的上方及其周边处,该互连金属层 系藉由复数之额外的导通孔而与该等内层金属层 呈电导通; 一内金属介电层,至少部份地设置在该互连金属层 之上方,而该内金属介电层系由选自于由一低K介 电材料与一氟化矽石玻璃(FSG)材料所组成之群组 的一材料所构成; 一上金属层,至少部份地设置在该之内金属介电层 上方,而该上金属层系当作一接合焊垫,且该上金 属层系藉由复数之互连导通孔而与该互连金属层 呈电导通;及 一钝化层,至少部份地设置在该上金属层之上方; 其中该互连金属层系成网状以防止于接合处理期 间所受到之破坏,且该网状互连金属层至少部份地 设置在该有源电路之正上方。 22.一种于有源电路上设置焊垫之系统,包含: 一滙流排; 一显示器,与该滙流排连通; 一记忆体,与该滙流排连通;及 一积体电路,经由该滙流排而与该显示器及该记忆 体连通,该积体电路包括: 一有源电路; 一金属层,其至少部份地设置在该有源电路之正上 方;及 一接合焊垫,其至少部份地设置在该金属层之上方 ; 其中该金属层系成网状,且该网状金属层确保该接 合焊垫可设置于该有源电路上,且在接合处理期间 不会对该有源电路造成破坏。 23.如申请专利范围第22项之于有源电路上设置焊 垫之系统,其中该系统包括一通用电脑。 24.如申请专利范围第22项之于有源电路上设置焊 垫之系统,其中该系统包括一游戏控制台。 25.如申请专利范围第22项之于有源电路上设置焊 垫之系统,其中该积体电路系选自于由一中央处理 单元、一绘图处理单元、与一晶片组中所具有的 复数之积体电路的其中一个所组成之群组。 26.如申请专利范围第22项之于有源电路上设置焊 垫之系统,其中该系统包括一电路板。 27.一种积体电路,包含: 一有源电路; 一金属层,其至少部份地设置在该有源电路之上方 ;及 一接合焊垫,其至少部份地设置在该金属层之上方 ; 其中该金属层界定出一框架,且该金属层至少部份 地设置在该有源电路之正上方,该框架确保该接合 焊垫可设置于该有源电路上,且在接合处理期间不 会对该有源电路造成破坏。 28.如申请专利范围第27项之积体电路,其中该有源 电路具有一输入/输出(I/O)滙流排。 29.如申请专利范围第27项之积体电路,其中该有源 电路具有复数之电晶体。 30.如申请专利范围第27项之积体电路,其中该金属 层具有一互连金属层。 31.如申请专利范围第30项之积体电路,其中该互连 金属层将该接合焊垫与复数之内层金属层互连。 32.如申请专利范围第31项之积体电路,其中各内层 金属层系藉由复数之导通孔而呈电导通。 33.如申请专利范围第27项之积体电路,其中该框架 界定出一外周边与一内周边。 34.如申请专利范围第33项之积体电路,其中该框架 系被包围。 35.如申请专利范围第33项之积体电路,其中该金属 层系界定出一岛状部,其形成在该金属层之框架的 内周边之内并与其隔开。 36.如申请专利范围第35项之积体电路,其中该金属 层之岛状部之中系形成有复数之开口。 37.如申请专利范围第36项之积体电路,其中该等开 口系用于促进该金属层与设置在该金属层与该接 合焊垫之间的一内金属介电层之间的互锁。 38.如申请专利范围第36项之积体电路,其中该等开 口系完全绕其周边被包围。 39.如申请专利范围第36项之积体电路,其中该等开 口系具有实质呈正方形的一结构。 40.如申请专利范围第27项之积体电路,其中沿着该 框架形成复数之互连导通孔。 41.一种积体电路的制造方法,包含以下步骤: 一有源电路构成步骤,于一半导体平台之上构成一 有源电路; 一金属层沉积步骤,使一金属层至少部份地沉积在 该有源电路之上方;及 一接合焊垫形成步骤,使一接合焊垫至少部份地形 成在该金属层之上方; 其中该金属层系界定出具有一外周边与一内周边 的一框架,且该金属层至少部份地设置在该有源电 路之正上方,该框架确保该接合焊垫可形成于该有 源电路上,且在形成该接合焊垫时不会对该有源电 路造成破坏。 42.一种积体电路,包含: 一有源电路装置,用以处理电信号; 一金属层,至少部份地设置在该有源电路装置之上 方,具有用以防止在接合处理期间受到破坏的一框 架装置;及 一接合焊垫,至少部份地设置在该金属层之上方, 其中该金属层至少部份地设置在该有源电路装置 之正上方,且该框架装置确保该接合焊垫可设置于 该有源电路装置上,且在接合处理期间不会对该有 源电路造成破坏。 43.一种积体电路,包含: 一半导体构造,具有一有源电路,而该有源电路系 具有一输入/输出(I/O)滙流排与构成各电路之核心 的复数之电晶体; 复数之直立方向相隔开的内层金属层,至少部份地 设置在该有源电路之下方及其周边处,其中各内层 金属层系藉由复数之内层导通孔而与该有源电路 及其它之内层金属层呈电导通; 一互连金属层,至少部份地设置在该有源电路之I/O 滙流排的上方及其周边处,该互连金属层系藉由复 数之额外的导通孔而与该等内层金属层呈电导通, 其中互连金属层系界定出具有一外周边与一内周 边的一框架; 一内金属介电层,至少部份地设置在该互连金属层 之上方,而该内金属介电层系由选自于由一低K介 电材料与一氟化矽石玻璃(FSG)材料所组成之群组 的一材料所构成; 一上金属层,至少部份地设置在该之内金属介电层 上方,而该上金属层系当作一接合焊垫,且该上金 属层系藉由复数之互连导通孔而与该互连金属层 呈电导通;及 一钝化层,至少部份地设置在该上金属层之上方, 其中该金属层至少部份地设置在该有源电路之正 上方,且该框架确保该接合焊垫可设置于该有源电 路上,且在接合处理期间不会对该有源电路造成破 坏。 44.一种积体电路,包含: 一有源电路; 一金属层,至少部份地设置在该有源电路之上方, 而该金属层系界定出实质封闭且具有一外周边与 一内周边的一长方形框架; 一介电层,至少部份地设置在该金属层之上方;及 一接合焊垫,至少部份地设置在该金属层之上方; 其中沿着该框架形成复数之导通孔,俾用以使该金 属层与该接合焊垫之间呈电导通,且该金属层至少 部份地设置在该有源电路之正上方,该框架确保该 接合焊垫可设置于该有源电路上,且在接合处理期 间不会对该有源电路造成破坏。 45.一种于有源电路上设置焊垫之系统,包含: 一滙流排; 一显示器,与该滙流排连通; 一记忆体,与该滙流排连通;及 一积体电路,经由该滙流排而与该显示器及该记忆 体连通,该积体电路包括: 一有源电路; 一金属层,其至少部份地设置在该有源电路之上方 ;及 一接合焊垫,其至少部份地设置在该金属层之上方 ; 其中该金属层系界定出一框架,且该金属层至少部 份地设置在该有源电路之正上方,该框架确保该接 合焊垫可设置于该有源电路上,且在接合处理期间 不会对该有源电路造成破坏。 46.如申请专利范围第45项之于有源电路上设置焊 垫之系统,其中该系统包括一通用电脑。 47.如申请专利范围第45项之于有源电路上设置焊 垫之系统,其中该系统包括一游戏控制台。 48.如申请专利范围第45项之于有源电路上设置焊 垫之系统,其中该积体电路系选自于由一中央处理 单元、一绘图处理单元、与一晶片组中所具有的 复数之积体电路的其中一个所组成之群组。 49.如申请专利范围第45项之于有源电路上设置焊 垫之系统,其中该系统包括一电路板。 图式简单说明: 图1显示习知技术之积体电路,其由围绕在其周边 的接合焊垫所构成。 图2为沿着图1之剖面线2-2所形成的积体电路之横 剖面图,显示藉由导通孔而互连的内层金属层,俾 用以促进其间的电导通。 图3显示本发明之一实施例的积体电路,其由有源 电路上所设置之接合焊垫所构成。 图4为沿着图3之剖面线4-4所形成的积体电路之横 剖面图,显示藉由导通孔而互连的复数之直立方向 相隔开的内层金属层,俾用以促进其间的电导通。 图5显示本发明之一实施例的于有源电路系统上设 置焊垫的制造方法。 图6A至图6E显示依据图5之制造方法的各处理阶段 期间的积体电路,而每一实施例之互连金属层皆系 成网状。 图7A至图7E显示依据图5之制造方法的各处理阶段 期间的积体电路,而每另一实施例之互连金属层皆 系成网状。 图8A至图8E显示依据图5之制造方法的各处理阶段 期间的积体电路,而每另一实施例之互连金属层呈 现密闭的「框架」形结构。 图9A至图9E显示依据图5之制造方法的各处理阶段 期间的积体电路,而每另一实施例之互连金属层, 除了皆系成网状结构之外,更呈现密闭的「框架」 形结构。 图10包括藉由前述各实施例之各种可节省的积体 电路之面积的图形。 图11显示例示性系统,其中据以实施前述各实施例 的积体电路。 |
