| 主权项 |
1.一种分离导线架之晶片承座之封装方法,包括以 下步骤: (a)提供一导线架,该导线架具有一上表面、一下表 面及一晶片承座区域,该晶片承座区域包括复数个 晶片承座,其中该等晶片承座中至少二晶片承座间 透过一连杆彼此连接; (b)附着复数个晶片至该等晶片承座上; (c)形成一封胶体将该等晶片包封于该等晶片承座 上,且使得该连杆之下表面暴露于该封胶体之外; 及 (d)去除部份该连杆,以分离该等晶片承座。 2.如请求项1之方法,其中该步骤(a)中该连杆之厚度 系小于该等晶片承座之厚度。 3.如请求项1之方法,其中该步骤(a)中该连杆之上表 面具有至少一上凹槽。 4.如请求项1之方法,其中该步骤(a)中该连杆之下表 面具有至少一下凹槽。 5.如请求项1之方法,其中该步骤(b)之后更一形成复 数条导线之步骤。 6.如请求项1之方法,其中该步骤(d)系从该连杆之下 表面切断该连杆。 7.如请求项1之方法,其中该步骤(d)系利用蚀刻方式 去除部份该连杆。 8.如请求项1之方法,其中该步骤(d)中该连杆系完全 被去除。 9.如请求项1之方法,其中该步骤(d)包括以下步骤: (d1)形成一光阻层该连杆之下表面,且暴露出部份 该连杆; (d2)蚀刻该暴露出之部份连杆,以切断该连杆; (d3)移除该光阻层;及 (d4)电镀该连杆之下表面。 10.如请求项1之方法,其中该步骤(d)包括以下步骤: (d1)电镀该连杆之下表面,且暴露出部份该连杆; (d2)蚀刻该暴露出之部份连杆,以切断该连杆;及 (d3)电镀该连杆之下表面。 11.如请求项1之方法,其中该步骤(a)中该导线架下 表面具有一电镀层,该电镀层暴露出部份该连杆, 且该步骤(d)包括以下步骤: (d1)蚀刻该暴露出之部份连杆,以切断该连杆;及 (d2)电镀该连杆之下表面。 12.如请求项3之方法,其中该步骤(d)包括以下步骤: (d1)形成一光阻层该连杆之下表面,且暴露出部份 该连杆; (d2)蚀刻该暴露出之部份连杆,以切断相对应该上 凹槽之部分该连杆; (d3)移除该光阻层;及 (d4)电镀该连杆之下表面。 13.如请求项3之方法,其中该步骤(d)包括以下步骤: (d1)电镀该连杆之下表面,且暴露出部份该连杆; (d2)蚀刻该暴露出之部份连杆,以切断相对应该上 凹槽之部分该连杆;及 (d3)电镀该连杆之下表面。 14.如请求项3之方法,其中该步骤(a)中该导线架下 表面具有一电镀层,该电镀层暴露出部份该连杆, 且该步骤(d)包括以下步骤: (d1)蚀刻该暴露出之部份连杆,以切断相对应该上 凹槽之部分该连杆;及 (d2)电镀该连杆之下表面。 15.如请求项3之方法,其中该步骤(a)中该连杆之下 表面具有至少一下凹槽。 16.如请求项15之方法,其中该步骤(d)包括以下步骤: (d1)形成一光阻层该连杆之下表面,且暴露出部份 该连杆; (d2)蚀刻该暴露出之部份连杆,以切断相对应该上 凹槽之部分该连杆; (d3)移除该光阻层;及 (d4)电镀该连杆之下表面。 17.如请求项16之方法,其中该步骤(d1)中该光阻层覆 盖该下凹槽。 18.如请求项15之方法,其中该步骤(d)包括以下步骤: (d1)电镀该连杆之下表面,且暴露出部份该连杆; (d2)蚀刻该暴露出之部份连杆,以切断相对应该上 凹槽之部分该连杆;及 (d3)电镀该连杆之下表面。 19.如请求项18之方法,其中该步骤(d1)中更暴露出该 下凹槽。 20.如请求项15之方法,其中该步骤(a)中该导线架下 表面具有一电镀层,该电镀层暴露出部份该连杆, 且该步骤(d)包括以下步骤: (d1)蚀刻该暴露出之部份连杆,以切断相对应该上 凹槽之部分该连杆;及 (d2)电镀该连杆之下表面。 图式简单说明: 图1显示习用导线架之晶片承座区域于灌模步骤前 之俯视示意图; 图2显示本发明分离导线架之晶片承座之封装方法 之第一实施例之流程示意图; 图3显示本发明第一实施例中所使用之导线架之晶 片承座区域之俯视示意图; 图4显示图3中沿线4-4之局部剖视示意图; 图5显示本发明第一实施例中晶片承座区域于附着 晶片步骤后之俯视示意图; 图6显示本发明第一实施例中晶片承座区域于打线 步骤后之俯视示意图; 图7显示本发明第一实施例中灌模步骤之示意图; 图8至11显示本发明第一实施例中分离步骤之示意 图; 图12显示在忽略该封胶体之情况下本发明第一实 施例之封装方法完成后之晶片承座区域之仰视图; 图13至15显示本发明第二实施例中之分离步骤之示 意图; 图16显示本发明第三实施例中所使用之导线架之 晶片承座区域之俯视示意图; 图17显示本发明第三实施例中所使用之导线架之 晶片承座区域之局部剖视示意图; 图18显示本发明第三实施例中灌模步骤之示意图; 图19至22显示本发明第三实施例中之分离步骤之示 意图; 图23至26显示本发明第四实施例中之分离步骤之示 意图; 图27显示本发明第五实施例中所使用之导线架之 晶片承座区域之局部剖视示意图; 图28显示本发明第五实施例中灌模步骤之示意图; 图29至32显示本发明第五实施例中之分离步骤之示 意图;及 图33至36,显示本发明第六实施例中之分离步骤之 示意图。 |
