| 主权项 |
1.一种可同时具有部分空乏电晶体与完全空乏电 晶体之晶片,包括: 一半导体基底;以及 一多重闸极电晶体,设置于上述半导底基底上,包 括: 一鳍形半导体层,位于上述半导体基底上,其中上 述鳍形半导体层具有一源极、一汲极以及位于上 述源极和上 述汲极之间之一通道区,且上述鳍形 半导体层中具有一应变; 一闸极介电层,位于上述鳍形半导体层之上述通道 区表面;以及 一闸极电极,位于上述闸极介电层上,并包覆对应 于上述通道区之上述鳍形半导体层之两侧壁和一 顶面; 其中,上述鳍形半导体层之宽度小于空乏区最大宽 度的两倍。 2.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中更包括: 一平面电晶体,设置于上述半导底基底上。 3.如申请专利范围第2项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述平面 电晶体系完全空乏。 4.如申请专利范围第3项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述平面 电晶体具有一长闸极层,且上述长闸极层的长度大 于宽度。 5.如申请专利范围第4项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述长闸 极层的长度大体为120-1000nm。 6.如申请专利范围第2项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述平面 电晶体系部份空乏。 7.如申请专利范围第6项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述平面 电晶体具有一短闸极层,且上述短闸极层的长度小 于宽度。 8.如申请专利范围第7项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述短闸 极层的长度大体为9-100nm。 9.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述半导 体基底系由一依序堆叠之一第一矽层、一绝缘层 与一第二矽层所构成。 10.如申请专利范围第3项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述平面 电晶体下方之上述第二矽层具有浓度大体为1016- 1018 cm-3之掺杂物。 11.如申请专利范围第6项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述平面 电晶体下方之上述第二矽层具有浓度大体为1018-2* 1019 cm-3之掺杂物。 12.如申请专利范围第9项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述第二 矽层之厚度大体为10-2000。 13.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述多重 闸极电晶体系完全空乏,上述鳍形半导体层之宽度 小于70nm。 14.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述多重 闸极电晶体更包括:一应力膜层,位于上述源极和 上述汲极上。 15.如申请专利范围第4项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述应力 膜层的材质包括氮化矽。 16.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述鳍形 半导体层之厚度大体为20-1000。 17.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述鳍形 半导体层具有圆滑化之上部边角(rounded corner)。 18.如申请专利范围第17项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述圆 滑化之上部边角的半径大体为200。 19.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述鳍形 半导体层中之上述应变为沿上述源极至上述汲极 方向之拉伸应变。 20.如申请专利范围第19项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述鳍 形半导体层中之上述拉伸应变量为0.1%至2%。 21.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述闸极 介电层的材质为氧化矽、氮氧化矽、或相对电容 率(relative permittivity)大于5之介电材质。 22.如申请专利范围第21项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述相 对电容率大于5之介电材质为氧化铝(Al2O3)、氧化 铪(HfO2)、氮氧化矽铪(HfSiNxOy)、矽化铪(HfSi4)、氧 化锆(ZrO2)、矽化锆(ZrSi4)或氧化镧(La2O3)。 23.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述闸极 介电层的等效氧化层厚度为3-100。 24.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述鳍形 半导体层的侧壁之上述闸极介电层的厚度不同于 顶部之厚度。 25.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述鳍形 半导体层的侧壁之上述闸极介电层的厚度小于顶 部之厚度。 26.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述鳍形 半导体层的顶部之上述闸极介电层的等效氧化层 厚度小于20。 27.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述闸极 电极为一金属、一金属矽化物或一金属氮化物,其 材质包括一多晶矽或一多晶锗。 28.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述多重 闸极电晶体更包括:一间隔物,设置于上述闸极电 极沿上述汲极与上述源极方向的两侧壁上。 29.如申请专利范围第28项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述间 隔物沿着上述汲极与上述源极之延伸宽度大体为 100-800。 30.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述闸极 电极之闸极长度小于65nm。 31.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中更包括: 一隔离区,包围于上述多重闸极电晶体周围,以提 供电性隔离。 32.如申请专利范围第31项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述隔 离区系由一绝缘物所构成。 33.如申请专利范围第31项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述鳍 形半导体层表面与上述隔离区表面之高度差大体 为200-1000。 34.如申请专利范围第1项所述之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片,其中上述隔离 区系藉由一平台式隔离达成电性隔离。 35.如申请专利范围第34项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述鳍 形半导体层表面与上述平台式隔离表面之高度差 大体为200-1000。 36.一种可同时具有部分空乏电晶体与完全空乏电 晶体之晶片,包括: 一半导体基底; 一平面电晶体,设置于上述半导底基底上;以及 一多重闸极电晶体,设置于上述半导底基底上,上 述多重闸极电晶体包括: 一鳍形半导体层,位于上述半导体基底上,其中上 述鳍形半导体层具有一源极、一汲极以及位于上 述源极和上述汲极之间之一通道区,且上述鳍形半 导体层中具有一应变; 一闸极介电层,位于上述鳍形半导体层之上述通道 区表面;以及 一闸极电极,位于上述闸极介电层上,并包覆对应 于上述通道区之上述鳍形半导体层之两侧壁和一 顶面。 37.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述平 面电晶体系完全空乏。 38.如申请专利范围第37项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述平 面电晶体具有一长闸极层,且上述长闸极层的长度 大于宽度。 39.如申请专利范围第38项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述长 闸极层的长度大体为120-1000nm。 40.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述平 面电晶体系部份空乏。 41.如申请专利范围第40项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述平 面电晶体具有一短闸极层,且上述短闸极层的长度 小于宽度。 42.如申请专利范围第41项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述短 闸极层的长度大体为9-100nm。 43.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述半 导体基底系由一依序堆叠之一第一矽层、一绝缘 层与一第二矽层所构成。 44.如申请专利范围第37项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述平 面电晶体下方之上述第二矽层具有浓度大体为1016 -1018 cm-3之掺杂物。 45.如申请专利范围第40项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述平 面电晶体下方之上述第二矽层具有浓度大体为1018 -2*1019 cm-3之掺杂物。 46.如申请专利范围第43项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述第 二矽层之厚度大体为10-2000。 47.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述多 重闸极电晶体系完全空乏,上述鳍形半导体层之宽 度小于70nm。 48.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述多 重闸极电晶体更包括:一应力膜层,位于上述源极 和上述汲极上。 49.如申请专利范围第48项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述应 力膜层的材质包括氮化矽。 50.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述鳍 形半导体层之厚度大体为20-1000。 51.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述鳍 形半导体层具有圆滑化之上部边角(rounded corner)。 52.如申请专利范围第51项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述圆 滑化之上部边角的半径大体为200。 53.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述鳍 形半导体层中之上述应变为沿上述源极至上述汲 极方向之拉伸应变。 54.如申请专利范围第53项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述鳍 形半导体层中之上述拉伸应变量为0.1%至2%。 55.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述闸 极介电层的材质为氧化矽、氮氧化矽、或相对电 容率(relative permittivity)大于5之介电材质。 56.如申请专利范围第55项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述相 对电容率大于5之介电材质为氧化铝(Al2O3)、氧化 铪(HfO2)、氮氧化矽铪(HfSiNxOy)、矽化铪(HfSi4)、氧 化锆(ZrO2)、矽化锆(ZrSi4)或氧化镧(La2O3)。 57.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述闸 极介电层的等效氧化层厚度为3-100。 58.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述鳍 形半导体层的侧壁之上述闸极介电层的厚度不同 于顶部之厚度。 59.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述鳍 形半导体层的侧壁之上述闸极介电层的厚度小于 顶部之厚度。 60.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述鳍 形半导体层的顶部之上述闸极介电层的等效氧化 层厚度小于20。 61.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述闸 极电极为一金属、一金属矽化物或一金属氮化物, 其材质包括一多晶矽或一多晶锗。 62.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述多 重闸极电晶体更包括:一间隔物,设置于上述闸极 电极沿上述汲极与上述源极方向的两侧壁上。 63.如申请专利范围第62项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述间 隔物沿着上述汲极与上述源极之延伸宽度大体为 100-800。 64.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述闸 极电极之闸极长度小于65nm。 65.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中更包括 :一隔离区,包围于上述多重闸极电晶体周围,以提 供电性隔离。 66.如申请专利范围第65项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述隔 离区系由一绝缘物所构成。 67.如申请专利范围第66项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,具中上述鳍 形半导体层表面与上述隔离区表面之高度差大体 为200-1000。 68.如申请专利范围第66项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述隔 离区系藉由一平台式隔离达成电性隔离。 69.如申请专利范围第68项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述鳍 形半导体层表面与上述平台式隔离表面之高度差 大体为200-1000。 70.如申请专利范围第36项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片,其中上述鳍 形半导体层之宽度小于空乏区最大宽度的两倍。 71.一种可同时具有部分空乏电晶体与完全空乏电 晶体之晶片的制作方法,包括: 提供一半导体基底; 形成一平面电晶体于上述半导体基底上方;以及 形成一多重闸极电晶体于上述半导体基底上方,其 中上述多重闸极电晶体包括: 一鳍形半导体层,位于上述半导体基底上,其中上 述鳍形半导体层具有一源极、一汲极以及位于上 述源极和上述汲极之间之一通道区,且上述鳍形半 导体层中具有一应变; 一闸极介电层,位于上述鳍形半导体层之上述通道 区表面;以及 一闸极电极,位于上述闸极介电层上,并包覆对应 于上述通道区之上述鳍形半导体层之两侧壁和一 顶面。 72.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述平面电晶体系完全空乏。 73.如申请专利范围第72项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述平面电晶体具有一长闸极层,且上述长闸 极层的长度大于宽度。 74.如申请专利范围第73项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述长闸极层的长度大体为120-1000nm。 75.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述平面电晶体系部份空乏。 76.如申请专利范围第75项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述平面电晶体具有一短闸极层,且上述短闸 极层的长度小于宽度。 77.如申请专利范围第76项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述短闸极层的长度大体为9-100nm。 78.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述半导体基底系由一依序堆叠之一第一矽 层、一绝缘层与一第二矽层所构成。 79.如申请专利范围第72项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述平面电晶体下方之上述第二矽层具有浓 度大体为1016-1018 cm-3之掺杂物。 80.如申请专利范围第75项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述平面电晶体下方之上述第二矽层具有浓 度大体为1018-2*1019 cm-3之掺杂物。 81.如申请专利范围第78项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述第二矽层之厚度大体为10-2000。 82.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述多重闸极电晶体系完全空乏,上述鳍形半 导体层之宽度小于70nm。 83.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述多重闸极电晶体更包括:一应力膜层,位 于上述源极和上述汲极上。 84.如申请专利范围第83项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述应力膜层的材质包括氮化矽。 85.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述鳍形半导体层之厚度大体为20-1000。 86.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述鳍形半导体层具有圆滑化之上部边角( rounded corner)。 87.如申请专利范围第86项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述圆滑化之上部边角的半径大体为200。 88.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述鳍形半导体层中之上述应变为沿上述源 极至上述汲极方向之拉伸应变。 89.如申请专利范围第88项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述鳍形半导体层中之上述拉伸应变量为0.1% 至2%。 90.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述闸极介电层的材质为氧化矽、氮氧化矽 、或相对电容率(relative permittivity)大于5之介电材 质。 91.如申请专利范围第90项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述相对电容率大于5之介电材质为氧化铝(Al 2O3)、氧化铪(HfO2)、氮氧化矽铪(HfSiNxOy)、矽化铪( HfSi4)、氧化锆(ZrO2)、矽化锆(ZrSi4)或氧化镧(La2O3) 。 92.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述闸极介电层的等效氧化层厚度为3-100 。 93.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述鳍形半导体层的侧壁之上述闸极介电层 的厚度不同于顶部之厚度。 94.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述鳍形半导体层的侧壁之上述闸极介电层 的厚度小于顶部之厚度。 95.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述鳍形半导体层的顶部之上述闸极介电层 的等效氧化层厚度小于20。 96.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述闸极电极为一金属、一金属矽化物或一 金属氮化物,其材质包括一多晶矽或一多晶锗。 97.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述多重闸极电晶体更包括:一间隔物,设置 于上述闸极电极沿上述汲极与上述源极方向的两 侧壁上。 98.如申请专利范围第97项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述间隔物沿着上述汲极与上述源极之延伸 宽度大体为100-800。 99.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述闸极电极之闸极长度小于65nm。 100.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中更包括:一隔离区,包围于上述多重闸极电晶 体周围,以提供电性隔离。 101.如申请专利范围第100项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述隔离区系由一绝缘物所构成。 102.如申请专利范围第101项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述鳍形半导体层表面与上述隔离区表面之 高度差大体为200-1000。 103.如申请专利范围第100项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述隔离区系藉由一平台式隔离达成电性隔 离。 104.如申请专利范围第103项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述鳍形半导体层表面与上述平台式隔离表 面之高度差大体为200-1000。 105.如申请专利范围第71项所述之可同时具有部分 空乏电晶体与完全空乏电晶体之晶片的制作方法, 其中上述鳍形半导体层之宽度小于空乏区最大宽 度的两倍。 图式简单说明: 第1A图至第1G图系显示本发明之可同时具有部分空 乏电晶体与完全空乏电晶体之晶片的制作方法之 一较佳实施例之制程立体图。 第2A图与第2B图系显示不同主动区宽度之电晶体的 电性分析结果。 第3A图与第3B图系显示不同主动区宽度与不同通道 长度之下,部分空乏电晶体与完全空乏电晶体之的 关系示意图。 |
