| 主权项 |
1.一种半导体晶圆,包括有: 复数个积体电路晶片区域,每一积体电路晶片区域 周围是切割线围绕,经由切割线以及晶圆机械切割 步骤,可以将复数个积体电路晶片区域分开,其中 每一积体电路晶片具有四个边; 保护层,同时覆盖前述的积体电路晶片区域以及切 割线; 介电层,设于前述的保护层的下方; 强化结构,包括有复数个蚀刻穿过该保护层,然后 至少蚀刻至该介电层的孔洞,且该孔洞排列在积体 电路晶片的四个边上;及 保护封环结构,介于该积体电路晶片区域与该强化 结构之间。 2.如申请专利范围第1项所述的半导体晶圆,其中该 保护层包括有氮化矽。 3.一种半导体晶圆,包括有: 复数个积体电路晶片区域,每一积体电路晶片区域 周围是切割线围绕,经由切割线以及晶圆机械切割 步骤,可以将复数个积体电路晶片区域分开,其中 每一积体电路晶片具有四个边; 复数个测试键电路设于该切割线上; 保护层,同时覆盖前述的积体电路晶片区域以及切 割线; 强化结构,包括有蚀刻穿过该保护层,然后至少蚀 刻至该介电层的第一列孔洞,且该第一列孔洞排列 在积体电路晶片的四个边上,以及直接设于该测试 键电路上方或部分与之重叠的第二列孔洞;及 保护封环结构,介于该积体电路晶片区域与该强化 结构之间。 4.如申请专利范围第3项所述的半导体晶圆,其中该 保护层包括有氮化矽。 图式简单说明: 第1图是半导体晶圆的平面示意图,显示有互相交 叉的晶圆切割线以及邻近的晶方或晶片。 第2图是附图1中沿着切线I-I之剖面示意图。 第3图是根据本发明第二较佳实施例的半导体晶圆 平面示意图。 |
