| 主权项 |
1.一种萧特基二极体元件之制造方法,其步骤至少 包含: (a)提供一基板; (b)形成一闸极氧化层于该基板之上; (c)形成一多晶矽层于该闸极氧化层之上; (d)部份氧化该多晶矽层,以形成一多晶矽氧化层于 该多晶矽层之上; (e)形成一光阻层于该多晶矽氧化层之上,并定义该 光阻层,以暴露部份该多晶矽氧化层; (f)透过该光阻层,执行一第一蚀刻程序,以蚀刻该 多晶矽氧化层之暴露部份,并形成一多晶矽氧化结 构; (g)透过该光阻层,执行一第二蚀刻程序,以向下蚀 刻该多晶矽层及该闸极氧化层,并形成一多晶矽结 构及一闸极氧化结构; (h)移除该光阻,并执行一离子植入程序,以分别于 该基板及该多晶矽结构,形成一第一植入区及一第 二植入区;以及 (i)形成一金属传导结构于该第一植入区、该第二 植入区及该多晶矽氧化结构之上,以得到该积体电 路元件结构。 2.如申请专利范围第1项所述之方法,其中该基板为 一矽基板。 3.如申请专利范围第1项所述之方法,其中该步骤(b) 系以一热氧化方式形成该闸极氧化层。 4.如申请专利范围第1项所述之方法,其中该步骤(c) 系以一低压化学气相沉积方式,沈积形成该多晶矽 层。 5.如申请专利范围第4项所述之方法,其中该多晶矽 层更包含一无掺杂多晶矽层及一掺杂多晶矽层,其 厚度比实质上为2:1。 6.如申请专利范围第4项所述之方法,其中该多晶矽 层更包含一第一无掺杂多晶矽层、一掺杂多晶矽 层及一第二无掺杂多晶矽层,其厚度比实质上为1:2 :1。 7.如申请专利范围第1项所述之方法,其中该步骤(d) 系以一热氧化方式,部份氧化该多晶矽层,以形成 该多晶矽氧化层。 8.如申请专利范围第7项所述之方法,其中该热氧化 方式之操作气氛包含一氧气及一氢气,其混合比实 质上为3:5。 9.如申请专利范围第1项所述之方法,其中该第一蚀 刻程序系为一缓冲氧化物蚀刻(Buffered Oxide Etch, BOE )。 10.如申请专利范围第1项所述之方法。其中该第一 蚀刻程序系为一等向性湿式蚀刻(isotropic wet etch) 。 11.如申请专利范围第1项所述之方法,其中该第二 蚀刻程序系为一乾式蚀刻(dry etch)。 12.一种萧特基二极体元件之制造方法,其步骤至少 包含: (a)提供一基板; (b)依序形成一闸极氧化层及一多晶矽层于该基板 之上; (c)部份氧化该多晶矽层,以形成一多晶矽氧化层于 该多晶矽层之上; (d)形成一光阻层于该多晶矽氧化层之上,并定义该 光阻层,以暴露部份该多晶矽氧化层; (e)透过该光阻层,向下蚀刻该多晶矽氧化层、该多 晶矽层及该闸极氧化层,并形成一多晶矽氧化结构 、一多晶矽结构及一闸极氧化结构;以及 (f)移除该光阻层。 13.如申请专利范围第12项所述之方法,其中该基板 为一矽基板。 14.如申请专利范围第13项所述之方法,其中该基板 为一P型或N型基板。 15.如申请专利范围第12项所述之方法,其中该步骤( b)中该闸极氧化层系以一热氧化方式形成。 16.如申请专利范围第12项所述之方法,其中该步骤( b)中该多晶矽层系以一低压化学气相沉积方式形 成。 17.如申请专利范围第16项所述之方法,其中该多晶 矽层更包含一无掺杂多晶矽层及一掺杂多晶矽层, 其厚度比实质上为2:1。 18.如申请专利范围第16项所述之方法,其中该多晶 矽层更包含一第一无掺杂多晶矽层、一掺杂多晶 矽层及一第二无掺杂多晶矽层,其厚度比实质上为 1:2:1。 19.如申请专利范围第12项所述之方法,其中该步骤( c)系以一热氧化方式,部份氧化该多晶矽层,以形成 该多晶矽氧化层。 20.如申请专利范围第19项所述之方法,其中该热氧 化方式之操作气氛包含一氧气及一氢气,其混合比 实质上为3:5。 21.如申请专利范围第12项所述之方法,其中该步骤( e)系包含一第一蚀刻程序,用以蚀刻该多晶矽氧化 层;以及一第二蚀刻程序,用以蚀刻该多晶矽层及 该闸极氧化层。 22.如申请专利范围第21项所述之方法,其中该第一 蚀刻程序系为一缓冲氧化物蚀刻(Buffered Oxide Etch, BOE)。 23.如申请专利范围第21项所述之方法,其中该第一 蚀刻程序系为一等向性湿式蚀刻(isotropic wet etch) 。 24.如申请专利范围第21项所述之方法,其中该第二 蚀刻程序系为一乾式蚀刻(dry etch)。 图式简单说明: 第一图(a)-(h):其系揭示一习知之萧特基二极体元 件之制造流程。 第二图(a)-(h):其系揭示一习知之萧特基二极体元 件之制造流程。 第三图(a)-(b):其揭示习知制程所产生之光阻异常 现象之SEM图示。 第四图(a)-(h):其揭示本案较佳实施例之萧特基二 极体元件之制造流程。 第五图(a)-(b):其系揭示本案制造萧特基二极体元 件所引用之多晶矽层结构。 第六图:其系揭示由第五图(a)-(b)多晶矽所制得之 萧特基二极体之电压-电流(V-I)特性图。 第七图:其系揭示本案多晶矽氧化层与光阻贴合之 SEM图示。 |
