用于锁相回路频率合成器之低杂讯充电帮浦

摘要

本发明为一用于锁相回路(Phase–Locked Loop，PLL)频率合成器(frequency synthesizer)之低杂讯充电帮浦(charge pump)。该充电帮浦包含有一时间控制器及数个充电帮浦电路。该时间控制器，藉由接收一参考信号，以产生数个相位不重叠之致能讯号，其中，每一致能讯号的频率相当于将该参考信号的频率除以该等致能讯号之个数。该等数个充电帮浦电路，则是并联在一起，并根据该等致能讯号以时序交错(time–interleaved)的方式运作，分别于一第一及一第二控制讯号作用时，产生数个净输出电流，且该等净输出电流会汇流产生一充电帮浦电流。