发明名称 高速低功率静态随机存取记忆体巨集架构与方法
摘要 电路和方法被揭示以减少积体电路装置中漏损功率,该积体电路装置中逻辑电晶体(例如,逻辑电路、锁定器、及/或输出级)是经由一个或多个可控制来源电晶体被供电源。作为范例,该电路具有至少一个来源电晶体(例如,电源、接地、或电源和接地两者)用以选择地供应电源至在一积体电路装置之内之一级。一装置用以反应于该积体电路操作模式改变而调变该来源电晶体操作状态以在导通该逻辑电晶体之前导通该来源电晶体,及/或在切断该逻辑电晶体之后切断该来源电晶体。于一论点中,在切断该逻辑电晶体之前的延迟可充分地被延伸以减少起因于短周期不必要地导通和切断该等来源电晶体之功率消耗。
申请公布号 TW200625310 申请公布日期 2006.07.16
申请号 TW094138386 申请日期 2005.11.02
申请人 兹摩斯科技股份有限公司 发明人 苏锺达;金永泰
分类号 G11C11/413 主分类号 G11C11/413
代理机构 代理人 恽轶群;陈文郎
主权项
地址 美国